| 講演名 | 2007-11-22 3次元構造の等価回路表現とその回路シミュレーションに関する一考察 渡邉 貴之, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本報告では,高密度実装基板などの任意の構造物を含む3次元空間を等価回路網として合成し,leapfrog型回路シミュレータを用いて解析が可能であることを示す.本手法では,等価回路網の生成時に電磁界シミュレータを用いたSパラメータや寄生素子の抽出を必要としない.本手法で用いる等価回路網生成法は,マクスウェル方程式の空間差分を出発点としており,電磁界解析における3次元TLM法やFDTD法の定式化に類似性を持つ.生成された等価回路網は,デカップリングコンデンサ等の回路素子と混在させて,leapfrog型の回路シミュレータによって高速に解析することができる. |
| 抄録(英) | In this report, we present a simulation method for the three-dimensional space including arbitrary structures such as high-density mounting boards using a circuit simulator with the leapfrog algorithm. In our method, the extraction of S-parameter or parasitic capacitance and inductance are not required at making the equivalent circuit. Like the TLM method and the FDTD method, our method regards the Maxwell equation as a starting point of making the equivalent RLC circuit. The equivalent RLC circuit can be rapidly simulated by the circuit simulator with the leapfrog algorithm. |
| キーワード(和) | 回路解析 / 電磁界解析 / PEEC法 / TLM法 / FDTD法 / LIM |
| キーワード(英) | circuit simulation / electromagnetic simulation / partial element equivalent circuit method / transmission line matrix method / finite-difference time-domain method / latency insertion method |
| 資料番号 | NLP2007-102 |
| 発行日 |
| 研究会情報 | |
| 研究会 | NLP |
|---|---|
| 開催期間 | 2007/11/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Nonlinear Problems (NLP) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 3次元構造の等価回路表現とその回路シミュレーションに関する一考察 |
| サブタイトル（和） | |
| タイトル（英） | A study of circuit representation of 3-dimensional structures and its simulation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 回路解析 / circuit simulation |
| キーワード(2)（和/英） | 電磁界解析 / electromagnetic simulation |
| キーワード(3)（和/英） | PEEC法 / partial element equivalent circuit method |
| キーワード(4)（和/英） | TLM法 / transmission line matrix method |
| キーワード(5)（和/英） | FDTD法 / finite-difference time-domain method |
| キーワード(6)（和/英） | LIM / latency insertion method |
| 第 1 著者 氏名（和/英） | 渡邉 貴之 / Takayuki WATANABE |
| 第 1 著者 所属（和/英） | 静岡県立大学大学院経営情報学研究科情報・数理・システム系 School of Administration and Informatics, University of Shizuoka |
| 発表年月日 | 2007-11-22 |
| 資料番号 | NLP2007-102 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 349 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |