| 講演名 | 2007-10-25 H.264 High ProfileにおけるマルチシンボルCABAC復号器のアーキテクチャ検討(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般) 加藤 公也, 橋本 亮司, 藤田 玄, 尾上 孝雄, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | H.264のエントロピー復号方式であるCABAC(Context-based Adaptive Binary Arithmetic Coding)は,復号処理の並列化が困難なことから,ビットレートの上昇に伴い,必要となる演算量も増大する.このため,HDTVなどの高精細画像のリアルタイム処理には専用ハードウェア化が必須となる.既存アーキテクチャでは,最大ビットレート時にリアルタイム動作を保障するハードウェアの実現には,極めて高い動作周波数が必要となり,消費電力の増大を招いている.本稿では,ビットストリーム中のシンボルの偏りを利用して1サイクル内に複数シンボル復号を行うことで,低い動作周波数によるリアルタイム復号を可能とするCABAC復号器のアーキテクチャ検討を行う.シミュレーションの結果,提案アーキテクチャは,67MHzの動作周波数で1080HD(1920×1080)のリアルタイム処理が可能である. |
| 抄録(英) | In H.264/AVC real-time decoding process, CABAC (Context-based Adaptive Binary Arithmetic Coding) is an efficient entropy coding method of H.264/AVC. On the other hand, CABAC tends to be a bottleneck for the high bit-rate (i.e. high resolution) video sequences due to the difficulty of exploiting parallelism schemes. Therefore, it is essential to implement the specific hardware for CABAC decoding. In this paper, we propose a novel multi-symbol CABAC decoder for H.264/AVC High Profile, which takes advantage of the characteristics in CABAC residual data. As a result of the simulation, the real-time processing of 1080HD(1920×1080) video sequences is achieved in 67MHz operation. |
| キーワード(和) | H.264 / CABAC復号化 / VLSI |
| キーワード(英) | H.264 / CABAC decoding / VLSI |
| 資料番号 | SIP2007-121,ICD2007-110,IE2007-80 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SIP |
|---|---|
| 開催期間 | 2007/10/18(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Signal Processing (SIP) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | H.264 High ProfileにおけるマルチシンボルCABAC復号器のアーキテクチャ検討(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般) |
| サブタイトル（和） | |
| タイトル（英） | VLSI Architecture of Multi-Symbol CABAC Decoder for H.264/AVC High Profile |
| サブタイトル（和） | |
| キーワード(1)（和/英） | H.264 / H.264 |
| キーワード(2)（和/英） | CABAC復号化 / CABAC decoding |
| キーワード(3)（和/英） | VLSI / VLSI |
| 第 1 著者 氏名（和/英） | 加藤 公也 / Kimiya KATO |
| 第 1 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 第 2 著者 氏名（和/英） | 橋本 亮司 / Ryoji HASHIMOTO |
| 第 2 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 第 3 著者 氏名（和/英） | 藤田 玄 / Gen FUJITA |
| 第 3 著者 所属（和/英） | 大阪電気通信大学情報通信工学部 Faculty of Information and Communication Engineering, Osaka Electro-Communication University |
| 第 4 著者 氏名（和/英） | 尾上 孝雄 / Takao ONOYE |
| 第 4 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 発表年月日 | 2007-10-25 |
| 資料番号 | SIP2007-121,ICD2007-110,IE2007-80 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 285 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |