| 講演名 | 2007-10-25 K-Means学習プロセッサシステムのためのマルチチップ・アーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般) 馬 奕涛, 柴田 直, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | For improvement of image recognition system, a K-means processor has been developed with gravity detection architecture aiming at real time compression of feature vectors generated from input images using a 0.18-μm 5metal CMOS technology. Because of the limit of chip dimension, this processor can only process 256 feature vectors. Since we need commonly to compute about 7000 vectors for general image analysis, We proposed a multiple-chip architecture for K-means learning processor systems to solve the scalability problem. In this paper, we expound the Multiple-Chip architecture base on formerly-developed K-means processor architecture and the prototype chip designed in 0.18um 5-metal CMOS technology. |
| キーワード(和) | エッジ / 特徴ベクトル / マッチング / スケーラビリティ問題 / K-means / クラスタリングマルチチップ・アーキテクチャ / エレメント固定方式 |
| キーワード(英) | |
| 資料番号 | SIP2007-116,ICD2007-105,IE2007-75 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SIP |
|---|---|
| 開催期間 | 2007/10/18(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Signal Processing (SIP) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | K-Means学習プロセッサシステムのためのマルチチップ・アーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般) |
| サブタイトル（和） | |
| タイトル（英） | |
| サブタイトル（和） | |
| キーワード(1)（和/英） | エッジ |
| キーワード(2)（和/英） | 特徴ベクトル |
| キーワード(3)（和/英） | マッチング |
| キーワード(4)（和/英） | スケーラビリティ問題 |
| キーワード(5)（和/英） | K-means |
| キーワード(6)（和/英） | クラスタリングマルチチップ・アーキテクチャ |
| キーワード(7)（和/英） | エレメント固定方式 |
| 第 1 著者 氏名（和/英） | 馬 奕涛 |
| 第 1 著者 所属（和/英） | 東京大学大学院工学系研究科電子工学専攻 |
| 第 2 著者 氏名（和/英） | 柴田 直 |
| 第 2 著者 所属（和/英） | 東京大学大学院新領域創成科学研究科基盤情報学専攻 |
| 発表年月日 | 2007-10-25 |
| 資料番号 | SIP2007-116,ICD2007-105,IE2007-75 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 285 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |