講演名 2007-10-31
微細CMOSアナログ回路のミスマッチモデリング動向(プロセス・デバイス・回路シミュレーション及び一般)
増田 弘生, 黄田 剛, 大川 眞一,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 微細デバイスではCMOSデバイスのしきい電圧・ドレイン電流のミスマッチ特性が劣化する。これは、デジタル回路ではタイミング遅延のチップ内ばらつきをもたらし、設計を難しいものにする。他方、ミックストシグナルLSIではアナログ回路が混載されており、ミスマッチ特性がデジタル回路以上に問題になることが予想される。本論文ではアナログ回路におけるミスマッチ増大の影響と、従来適用されてきたミスマッチ・キャンセレーション回路技術の動向を整理し、更なる微細CMOS化・低電圧化におけるアナログ回路の課題を検討する。
抄録(英) In sub-100-nm device, mismatch characteristics of threshold voltage and drain current have been degraded. This phenomenon causes variation of timing delay in digital SOC design. On the other hand, mixed signal LSI with analog circuits is expected to suffer from the mismatch-effects much compared with digital ones. This paper summarizes analog CMOS mismatch modeling activities and mismatch cancellation technique. We also report problems on mismatch design in future scaled low-voltage analog CMOS circuits.
キーワード(和) アナログCMOS回路 / ミスマッチ / シミュレーション / モデリング
キーワード(英) Analog CMOS / Mismatch / Modeling / Trends
資料番号 VLD2007-69,SDM2007-213
発行日

研究会情報
研究会 VLD
開催期間 2007/10/24(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) 微細CMOSアナログ回路のミスマッチモデリング動向(プロセス・デバイス・回路シミュレーション及び一般)
サブタイトル(和)
タイトル(英) Technical Trends of Mismatch Modeling on Analog CMOS Circuit
サブタイトル(和)
キーワード(1)(和/英) アナログCMOS回路 / Analog CMOS
キーワード(2)(和/英) ミスマッチ / Mismatch
キーワード(3)(和/英) シミュレーション / Modeling
キーワード(4)(和/英) モデリング / Trends
第 1 著者 氏名(和/英) 増田 弘生 / Hiroo MASUDA
第 1 著者 所属(和/英) (株)ルネサステクノロジ
Renesas Technology Corp.
第 2 著者 氏名(和/英) 黄田 剛 / Takeshi KIDA
第 2 著者 所属(和/英) (株)ルネサステクノロジ
Renesas Technology Corp.
第 3 著者 氏名(和/英) 大川 眞一 / Shin-ichi OHKAWA
第 3 著者 所属(和/英) (株)ルネサステクノロジ
Renesas Technology Corp.
発表年月日 2007-10-31
資料番号 VLD2007-69,SDM2007-213
巻番号(vol) vol.107
号番号(no) 296
ページ範囲 pp.-
ページ数 8
発行日