講演名 2007-10-31
製造・環境ばらつきを考慮したタイミング検証技術(プロセス・デバイス・回路シミュレーション及び一般)
橋本 昌宜,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 製造,環境ばらつきによる遅延変動が深刻化したLSIのタイミング検証技術について議論する.製造ばらつきを測定し,モデル化,解析する技術が盛んに研究されている一方,電源ノイズは入力ベクトル依存性などの問題点から検討が不十分である.本稿では,我々が取り組んでいる製造・環境ばらつきを統一的に取り扱ったタイミング検証技術について、電源ノイズの統計的モデル化、ゲート遅延モデルを中心に紹介する.
抄録(英) This paper discusses timing verification of VLSIs in which timing fluctuation is significant due to manufacturing and environmental variability. Though manufacturing variability has been intensively studied from measurement to analysis, modeling of power supply noise for timing verification has not been studied sufficiently. This paper gives an overview of the timing verification considering both manufacturing and environmental variability in a unified approach, focusing on statistical modeling of power supply noise and gate delay model.
キーワード(和) タイミング検証 / 電源ノイズ / 製造ばらつき / 統計的静的タイミング解析
キーワード(英) timing verification / power supply noise / manufacturing variability / statistical static timing analysis
資料番号 VLD2007-64,SDM2007-208
発行日

研究会情報
研究会 VLD
開催期間 2007/10/24(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) 製造・環境ばらつきを考慮したタイミング検証技術(プロセス・デバイス・回路シミュレーション及び一般)
サブタイトル(和)
タイトル(英) Timing Verification Considering Manufacturing and Environmental Variability
サブタイトル(和)
キーワード(1)(和/英) タイミング検証 / timing verification
キーワード(2)(和/英) 電源ノイズ / power supply noise
キーワード(3)(和/英) 製造ばらつき / manufacturing variability
キーワード(4)(和/英) 統計的静的タイミング解析 / statistical static timing analysis
第 1 著者 氏名(和/英) 橋本 昌宜 / Masanori HASHIMOTO
第 1 著者 所属(和/英) 大阪大学情報科学研究科
Graduate School of Information Science and Technology, Osaka University
発表年月日 2007-10-31
資料番号 VLD2007-64,SDM2007-208
巻番号(vol) vol.107
号番号(no) 296
ページ範囲 pp.-
ページ数 4
発行日