| 講演名 | 2007-10-04 ECRプラズマプロセスによるHfO_2系絶縁膜の極薄膜化の検討(プロセス科学と新プロセス技術) 仲野 雄介, 佐藤 雅樹, 大見 俊一郎, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | HfN膜のECR-Ar/O_2プラズマ酸化により形成したHfO_xN_y薄膜の極薄膜化に関する検討を行った。膜厚1nmのHfN膜に対して700℃/5 minの真空アニール後、さらに900℃/1 minのrapid thermal annealing(RTA)を行いHfON薄膜を形成した。RTAによるアニール後、冷却窒素ガス流量を従来の0.81/minから100l/minに増大させることで降温時間の短縮を行った。作製したAl/HfO_xN_y/p-Si(100)ダイオードのC-V特性を評価した結果、冷却窒素ガス流量を増加することによりヒステリシスが改善され、さらに、equivalent oxide thickness(EOT)を1.26nm(N_2 flow rate:0.8l/min)から0.96nm(N_2 flow rate:100l/min)に薄膜化できることが分かった。 |
| 抄録(英) | Post deposition annealing (PDA) process such as rapid cooling process was investigated to improve electrical characteristics of HfO_xN_y films formed by ECR Ar/O_2 plasma oxidation of ultra-thin HfN films. After 1 nm-thick HfN film deposition, high vacuum annealing (HVA, 700℃/5min) and PDA (900℃/1 min) were carried out. In this research, a cooling rate after the PDA was shortened by increasing the N_2 cooling gas flow rate from 0.8 l/min to 100 l/min. A hysteresis in C-V curve was reduced and equivalent oxide thickness (EOT) was decreased from 1.26nm (N_2 flow rate : 0.8 l/min) to 0.96nm (N_2 flow rate : 100 l/min). |
| キーワード(和) | HfO_xN_y / 電子サイクロトロン共鳴(ECR) / プラズマ酸化 / 高誘電率ゲート絶縁膜 |
| キーワード(英) | HfO_xN_y / Electron Cyclotron Resonance (ECR) / Plasma Oxidation / high-k gate insulator |
| 資料番号 | SDM2007-178 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2007/9/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ECRプラズマプロセスによるHfO_2系絶縁膜の極薄膜化の検討(プロセス科学と新プロセス技術) |
| サブタイトル（和） | |
| タイトル（英） | Ultrathin HfO_xN_y gate insulator formations utilizing ECR plasma process |
| サブタイトル（和） | |
| キーワード(1)（和/英） | HfO_xN_y / HfO_xN_y |
| キーワード(2)（和/英） | 電子サイクロトロン共鳴(ECR) / Electron Cyclotron Resonance (ECR) |
| キーワード(3)（和/英） | プラズマ酸化 / Plasma Oxidation |
| キーワード(4)（和/英） | 高誘電率ゲート絶縁膜 / high-k gate insulator |
| 第 1 著者 氏名（和/英） | 仲野 雄介 / Yusuke NAKANO |
| 第 1 著者 所属（和/英） | 東京工業大学大学院総合理工学研究科物理電子システム創造専攻 Department of Electronics and Applied Physics, Interdisciplinary Graduate School of Science and Engineering, Tokyo Institute of Technology |
| 第 2 著者 氏名（和/英） | 佐藤 雅樹 / Masaki SATOH |
| 第 2 著者 所属（和/英） | 東京工業大学大学院総合理工学研究科物理電子システム創造専攻 Department of Electronics and Applied Physics, Interdisciplinary Graduate School of Science and Engineering, Tokyo Institute of Technology |
| 第 3 著者 氏名（和/英） | 大見 俊一郎 / Shun-ichiro OHMI |
| 第 3 著者 所属（和/英） | 東京工業大学大学院総合理工学研究科物理電子システム創造専攻 Department of Electronics and Applied Physics, Interdisciplinary Graduate School of Science and Engineering, Tokyo Institute of Technology |
| 発表年月日 | 2007-10-04 |
| 資料番号 | SDM2007-178 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 245 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |