| 講演名 | 2007-10-26 性能・消費電力・信頼性の間のトレードオフを考慮出来るマルチ・クラスタ型コア・プロセッサ(コンピュータシステム技術,先端的コンピュータシステム技術及び一般) 佐藤 寿倫, 舟木 敏正, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 半導体製造技術における微細化の進展により,ソフトエラーの増加が問題となっている.マルチコアプロセッサを利用しスレッドを冗長実行する方式では,消費電力が大幅に増大してしまう.一方,シングルプロセッサ内で命令を冗長実行する方式では,性能低下が深刻である.本稿では,マルチ・クラスタ型コア・プロセッサ(MCCP:Multiple Clustered Core Processor)と呼んでいるマルチコアプロセッサ上での,性能・消費電力・信頼性の間のトレードオフを考察する.高い電力効率と高性能とを両立するために,スレッド冗長実行と命令冗長実行の組み合わせを提案する.シミュレーションにより,MCCP上で提案方式を利用すると,スレッド冗長実行方式と比較して,エネルギー遅延積を13%改善出来ることを確認している. |
| 抄録(英) | As deep submicron technologies are advanced, we face new challenges, such as power consumption and soft errors. A naive technique, which utilizes emerging multicore processors and relies upon thread-level redundancy to detect soft errors, is power hungry. Another technique, which relies upon instruction-level redundancy, diminishes computing performance seriously. This paper investigates the trade-off between performance, power, and dependability on a multicore processor, which is named multiple clustered core processor (MCCP). It is proposed to hybrid thread- and instruction-level redundancy in order to achieve both high power efficiency and small performance loss. Detailed simulations show that the MCCP exploiting the hybrid technique improves power efficiency in energy-delay product by 13% when it compares with the one exploiting the naive thread-level technique. |
| キーワード(和) | 消費電力 / ディペンダビリティ / マルチコアプロセッサ / トレードオフ / ソフトエラー |
| キーワード(英) | Power consumption / dependability / multicore processors / trade-off design / soft errors |
| 資料番号 | CPSY2007-31 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2007/10/18(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 性能・消費電力・信頼性の間のトレードオフを考慮出来るマルチ・クラスタ型コア・プロセッサ(コンピュータシステム技術,先端的コンピュータシステム技術及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Performance, Power, and Dependability Trade-off on Multiple Clusterd Core Processors |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 消費電力 / Power consumption |
| キーワード(2)（和/英） | ディペンダビリティ / dependability |
| キーワード(3)（和/英） | マルチコアプロセッサ / multicore processors |
| キーワード(4)（和/英） | トレードオフ / trade-off design |
| キーワード(5)（和/英） | ソフトエラー / soft errors |
| 第 1 著者 氏名（和/英） | 佐藤 寿倫 / Toshinori SATO |
| 第 1 著者 所属（和/英） | 九州大学システムLSI研究センター System LSI Research Center, Kyushu University |
| 第 2 著者 氏名（和/英） | 舟木 敏正 / Toshimasa FUNAKI |
| 第 2 著者 所属（和/英） | 九州工業大学大学院情報工学研究科 Graduate School of Computer Science and System Engineering, Kyushu Institute of Technology |
| 発表年月日 | 2007-10-26 |
| 資料番号 | CPSY2007-31 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 276 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |