| 講演名 | 2007-09-21 動的リコンフィギャラブルプロセッサMuCCRA-1のアプリケーションに基づく評価(リコンフィギャラブルアーキテクチャ3) パリマラ アデプ, 長谷川 揚平, タンブンヘン バスタン, 天野 英晴, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 動的リコンフィギャラブルプロセッサはFPGAに比べて高い面積効率を持ち、ASICと比べると、面積は大きくても柔軟性があると言われているが、定量的な比較はほとんどなされていない。本研究では、DCT, Viterbiデコーダ、SHA-1の三つのアプリケーションを、同じ0.18um CMOSテクノロジに基づく3つのアーキテクチャ、動的リコンフィギャラブルプロセッサMuCCRA-1, Virtex-E FPGA,スタンダードセルデザインのASICの三の上に実装し、その実行時間、面積、消費電力を評価した。この結果、ASICと比較すると、MuCCRAは1.1-4倍程度の性能を実現するが、消費電力、面積では4-10倍を必要とする。FPGAと比較すると、MuCCRAは性能の点では、2-8倍であり、面積はアプリケーションに依存し、消費電力はFPGAの方が2.5-8倍大きいことが明らかになった。 |
| 抄録(英) | Although dynamically reconfigurable processors have been claimed that they are area efficient compared with FPGA, and flexible compared with ASIC with reasonable increasing of cost, the quantitative comparison has not well investigated. Here, three applications : DCT, Viterbi and SHA-1 are implemented on three architectures with the same CMOS technology : a dynamically reconfigurable processor MuCCRA-1, Virtex-E FPGA and ASIC on Rohm 0.18um process, and evaluated their performance, area and power consumption. For fair comparison, we used C like language (Handel-C and Black-Diamond) for design of all devices. From the evaluation, we found that the performance of MuCCRA was 2-4 times that of ASIC, but 4-10 times power consumption and area. Compared with FPGA, the performance of MuCCRA-1 is 2.5-8 times, and the area is depending on applications. The power consumption of FPGA is 2.5-8 times that of MuCCRA-1. |
| キーワード(和) | 動的リコンフィギャラブルプロセッサ / FPGA / ASIC / 性能評価 |
| キーワード(英) | Dynamically Reconfigurable Processor / FPGA / ASIC / Evaluation |
| 資料番号 | RECONF2007-28 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2007/9/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | 動的リコンフィギャラブルプロセッサMuCCRA-1のアプリケーションに基づく評価(リコンフィギャラブルアーキテクチャ3) |
| サブタイトル（和） | |
| タイトル（英） | Performance Evaluation of Dynamic-Reconfigurable Processor MuCCRA-1 with various applications |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動的リコンフィギャラブルプロセッサ / Dynamically Reconfigurable Processor |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | ASIC / ASIC |
| キーワード(4)（和/英） | 性能評価 / Evaluation |
| 第 1 著者 氏名（和/英） | パリマラ アデプ / Adpu PARIMALA |
| 第 1 著者 所属（和/英） | 慶應義塾大学理工学部 Department of Information and Computer Science, Keio University |
| 第 2 著者 氏名（和/英） | 長谷川 揚平 / Yohei HASEGAWA |
| 第 2 著者 所属（和/英） | 慶應義塾大学理工学部 Department of Information and Computer Science, Keio University |
| 第 3 著者 氏名（和/英） | タンブンヘン バスタン / Vasutan TANBUNHENG |
| 第 3 著者 所属（和/英） | 慶應義塾大学理工学部 Department of Information and Computer Science, Keio University |
| 第 4 著者 氏名（和/英） | 天野 英晴 / Hideharu AMANO |
| 第 4 著者 所属（和/英） | 慶應義塾大学理工学部 Department of Information and Computer Science, Keio University |
| 発表年月日 | 2007-09-21 |
| 資料番号 | RECONF2007-28 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 225 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |