| 講演名 | 2007-09-21 IP再利用のための動的再構成可能プロトコル変換器合成手法(設計・最適化技術) 石川 悠司, 小松 聡, 藤田 昌宏, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | プロトコル変換器合成は、システムLSI設計でのIP (設計資産)再利用における最も重要な問題の一つである。我々は、既に論文[1]、[2]などにおいてプロトコル変換器自動合成手法を提案しており、本論文では、様々なIPを動的に切り替えて運用する状況を想定して、変換器合成手法を再構成可能アーキテクチャに適用する方法を提案する。ハードウェアOSのような大規模細粒度の再構成可能アーキテクチャにおいて、動的にロードされるIP同士が通信できるようにするためには、プロトコル変換器も必要に応じて動的に再構成されることが望ましい。我々の提案する手法では、設計時にプロトコル変換器全体を複数の部分変換器として合成し、実行時に部分変換器を動的に選択して組み合わせることで変換器全体を構成する。提案手法は、必要最小限の変換器を生成することで、面積効率の向上に寄与する。部分変換器は、配置配線済みのマクロの形で扱うことも、配置配線の自由度が大きいネットリストの形で扱うことも可能である。 |
| 抄録(英) | Protocol transducer synthesis is one of the most important issues for efficient IP core reuse in SoC designs. We proposed an automatic protocol transducer synthesis method in [1], [2]. In this paper, we propose an application of our protocol synthesis method to reconfigurable architecture on FPGA that enables to utilize various IPs dynamically. In coarsegrained reconfigurable architectures such as hardware OS, protocol transducers should also be dynamically reconfigured to make the dynamically loaded IPs able to communicate with one another. In our proposed method, a protocol transducers is synthesized as set of partial-transducers at design time. A whole transducer is also constructed at runtime, by selecting and placing partial transducers dynamically. The proposed method contributes to the improvement of area efficiency by constructing minimum transducers. Each partial transducer can be given in either layouted design hard macros or in netlists. |
| キーワード(和) | プロトコル変換器 / 動的再構成 / 設計再利用 |
| キーワード(英) | protocol transducer / dynamic reconfiguration / design reuse |
| 資料番号 | RECONF2007-24 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2007/9/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | IP再利用のための動的再構成可能プロトコル変換器合成手法(設計・最適化技術) |
| サブタイトル（和） | |
| タイトル（英） | Dynamically Reconfigurable Protocol Transducer Synthesis for utilizing IPs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | プロトコル変換器 / protocol transducer |
| キーワード(2)（和/英） | 動的再構成 / dynamic reconfiguration |
| キーワード(3)（和/英） | 設計再利用 / design reuse |
| 第 1 著者 氏名（和/英） | 石川 悠司 / Yuji ISHIKAWA |
| 第 1 著者 所属（和/英） | 東京大学大学院工学系研究科電子工学専攻 Department of Electronics Engineering, School of Engineering, University of Tokyo |
| 第 2 著者 氏名（和/英） | 小松 聡 / Satoshi KOMATSU |
| 第 2 著者 所属（和/英） | 東京大学大規模集積システム設計教育研究センター VLSI Design and Education Center, University of Tokyo |
| 第 3 著者 氏名（和/英） | 藤田 昌宏 / Masahiro FUJITA |
| 第 3 著者 所属（和/英） | 東京大学大規模集積システム設計教育研究センター VLSI Design and Education Center, University of Tokyo |
| 発表年月日 | 2007-09-21 |
| 資料番号 | RECONF2007-24 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 225 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |