| 講演名 | 2007-09-20 再構成デバイスとしても動作するメモリ(MPLD)の一実装例(リコンフィギャラブルアーキテクチャ1) 吉原 理記, 平川 直樹, 谷川 一哉, 弘中 哲夫, 佐藤 正幸, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年,リコンフィギャラブルデバイスとしてFPGAが広く使用されている.FPGAの問題としてSRAMベースで構成されているにも関わらず,LUTを構成する各SRAMをまとめて1つのメモリとして効率よく使用することはできないことである.この問題を解決する手段として,メモリとしてもLUTとしても機能するMLUTの配置と配線を工夫することでFPGAとほぼ同等の機能を実現するメモリベース論理回路(MPLD)を提案している.本稿では,2ポートSRAMを用いて64個のMLUTで構成されたMPLD全体をROHM0.18μmCMOSテクノロジを用いて設計した.また設計したMPLDを再構成デバイスとして用いて32ビットリップルキャリーカウンタを実現することが出来た. |
| 抄録(英) | In recent years, FPGAs have been used as a reconfigurable device. As a problem of FPGAs, we cannot use FPGAs as one large SRAM memory effectively by combining the LUTs. To solve this problem, memory base programmable logical device (MPLD) have been proposed, which have the same functionality with FPGAs by using special placement and wiring methods for the MLUTs. In this paper, we implemented a prototype MPLD which consisted of 64 MLUTs based on two port SRAM using ROHM 0.18 μm CMOS technology. And we proved its function by implementing 32bit ripple carry counter on the MPLD. |
| キーワード(和) | FPGA / MPLD / SoC / メモリ |
| キーワード(英) | FPGA / MPLD / SoC / memory |
| 資料番号 | RECONF2007-16 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2007/9/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 再構成デバイスとしても動作するメモリ(MPLD)の一実装例(リコンフィギャラブルアーキテクチャ1) |
| サブタイトル（和） | |
| タイトル（英） | Implementation of Memory (MPLD) with the Ability to Work as a Reconfigurable Device |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | MPLD / MPLD |
| キーワード(3)（和/英） | SoC / SoC |
| キーワード(4)（和/英） | メモリ / memory |
| 第 1 著者 氏名（和/英） | 吉原 理記 / Masanori YOSHIHARA |
| 第 1 著者 所属（和/英） | 広島市立大学大学院情報科学研究科情報工学専攻 Graduate School of Information Sciences, Hiroshima City University |
| 第 2 著者 氏名（和/英） | 平川 直樹 / Naoki HIRAKAWA |
| 第 2 著者 所属（和/英） | 広島市立大学大学院情報科学研究科情報工学専攻 Graduate School of Information Sciences, Hiroshima City University |
| 第 3 著者 氏名（和/英） | 谷川 一哉 / Kazuya TANIGAWA |
| 第 3 著者 所属（和/英） | 広島市立大学大学院情報科学研究科情報工学専攻 Graduate School of Information Sciences, Hiroshima City University |
| 第 4 著者 氏名（和/英） | 弘中 哲夫 / Tetsuo HIRONAKA |
| 第 4 著者 所属（和/英） | 広島市立大学大学院情報科学研究科情報工学専攻 Graduate School of Information Sciences, Hiroshima City University |
| 第 5 著者 氏名（和/英） | 佐藤 正幸 / Masayuki SATO |
| 第 5 著者 所属（和/英） | ジェネシス・テクノロジ株式会社 GENESIS TECHNOLOGY INC. |
| 発表年月日 | 2007-09-20 |
| 資料番号 | RECONF2007-16 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 225 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |