| 講演名 | 1993/4/23 ニューロンMOSトランジスタの拓く新しい論理LSIの世界(マイクロ・プロセッサ,ニューラルネットワーク) 柴田 直, 大見 忠弘, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | ニューロンMOSトランジスタ(neu MOSあるいはυMOSと略)と呼ぶ、新しい機能素子を用いた論理LSIの構成について述べる。υMOSは、複数の入力端子を持ったデバイスで、入力の重み付き線形和が閾値を越えたときに導通するトランジスタである。ニューロン類似の機能をもつことからこう命名した。このυMOSインバータを2段の構成とすることで、すべてのブール関数が表現できることを見いだした。しかもυMOSは、非常に簡単に可変閾値の機能を実現できるので(ただしフローティングゲートへの電荷注入等は一切利用しない)、論理回路の機能を実時間で切り換える事が可能となる。この原理を応用して、「やわらかいハードウェア論理回路」や「実時間ルール可変型データマッチング回路」を開発した。また、最大値検出等の「大枠の判断」を簡単にハードウェアレベルで実行できる。この原理を応用して、いわゆるホップフィールドニューラルネットとは原理も構成も全く異なる連想メモリも実現した。υMOSは新しい論理LSIのアーキテクチャを切り拓く、様々な可能性を秘めている。 |
| 抄録(英) | Logic circuit applications of a new functional device called Neuron MOS Transistor (abbreviated as neuMOS or υMOS) are presented. A υMOS is a multiple-input MOS transistor having a very simple device structure characterized by the linear-weighted sum and threshold operations performed at a single transistor level. Due to its functional similarity to biological neurons, it bares the name. We have found that any Boolean function can be realized by a two-stage configuration of υMOS inverters. In addition, the variable threshold nature of the device allows us to build real-time reconfigurable logic circuits (no floating gate charging effect is involved in varying the threshold). Based on the principle, we have developed Soft-Hardware Logic Circuits and Real-Time Rule-Variable Data Matching Circuits. A winner-take-all circuit which finds the largest signal by hardware parallel processing has been also developed. The circuit is applied to building an associative memory which is different from Hopfield network in both principle and operation. |
| キーワード(和) | ニューロン / MOSFET / やわらかいハードウェア / データマッチング / 連想メモリ / ウィナーテークオール回路 |
| キーワード(英) | Neuron / MOSFET / Soft Hardware / Data Matching / Associative memory / Winner-Take-All Circuit |
| 資料番号 | CPSY93-6,FTS93-6,ICD93-6 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1993/4/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ニューロンMOSトランジスタの拓く新しい論理LSIの世界(マイクロ・プロセッサ,ニューラルネットワーク) |
| サブタイトル（和） | |
| タイトル（英） | NEW ARCHITECTURE LOGIC INTEGRATED CIRCUITS USING NEURON MOS TRANSISTORS |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ニューロン / Neuron |
| キーワード(2)（和/英） | MOSFET / MOSFET |
| キーワード(3)（和/英） | やわらかいハードウェア / Soft Hardware |
| キーワード(4)（和/英） | データマッチング / Data Matching |
| キーワード(5)（和/英） | 連想メモリ / Associative memory |
| キーワード(6)（和/英） | ウィナーテークオール回路 / Winner-Take-All Circuit |
| 第 1 著者 氏名（和/英） | 柴田 直 / Tadashi SHIBATA |
| 第 1 著者 所属（和/英） | 東北大学工学部電子工学科 Department of Electronic Engineering |
| 第 2 著者 氏名（和/英） | 大見 忠弘 / Tadahiro OHMI |
| 第 2 著者 所属（和/英） | 東北大学工学部電子工学科 Department of Electronic Engineering |
| 発表年月日 | 1993/4/23 |
| 資料番号 | CPSY93-6,FTS93-6,ICD93-6 |
| 巻番号（vol） | vol.93 |
| 号番号（no） | 18 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |