| 講演名 | 1993/4/23 高性能16ビットオリジナルマイコンTLCS9000/16CPUコア(マイクロ・プロセッサ,ニューラルネットワーク) 久間 由利子, 加沼 安喜良, 矢口 俊行, 中田 繁治, 西村 明, 小川 直, 建部 啓二, 西山 隆英, 川崎 壮一, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 当社の高位16ビットオリジナルマイコンとしてTLCS9000/16CPUコアを開発した。最近のリアルタイム制御の高度化の要求にこたえ、幅広い機器制御用途に応じられるように、チップ面積、プログラムサイズを節約しつつ、割り込み及び処理の高速化を図った構成になっている。算術/論理演算やビット操作命令の多くは、短縮型で1ワードで表現でき、1CPI(50nsec)で実行する。さらに、64ビットのバンクバスを用いたスーパバンクアーキテクチャでは最大256バンクまで実現し割り込み処理の高速化を図るとともに、C言語のサブルーチンコールでのパラメータ受け渡しも高速に対応している。積和演算命令、最大/最小命令は、DSP(Digital Signal Processor)処理やファジィ制御にも適している。117K素子で4.98mm角である。(1.0μm CMOS 2層AL) |
| 抄録(英) | The 16bit original CPU core, TLCS9000/16, suitable for real time control applications, has been developed. Basic instructions such as arithmetic, logical and bit operations, having 16bit short instruction formats, reduce the program size and are quickly executed at 1CPI (50ns). The newly developed super bank architecture containing 256 register banks, enables the task switching, as well as the interrupt processing and the parameter passing between C language subroutines, to be executed at high speed by 64bit bus. Instructions such as multiply-and-add and maximum/minimum support both DSP (Digital Signal Processor) operation and fuzzy control. A total of 117K MOS transistors are integrated within 25mm^2 with 1.Oμm CMOS and double-level Al technology. |
| キーワード(和) | マイコン / バンクアーキテクチャ / CMOS |
| キーワード(英) | microcomputer / bank architecture / CMOS |
| 資料番号 | CPSY93-3,FTS93-3,ICD93-3 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1993/4/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高性能16ビットオリジナルマイコンTLCS9000/16CPUコア(マイクロ・プロセッサ,ニューラルネットワーク) |
| サブタイトル（和） | |
| タイトル（英） | High-Performance 16bit Original Microcomputer, TLCS9000/16CPU Core |
| サブタイトル（和） | |
| キーワード(1)（和/英） | マイコン / microcomputer |
| キーワード(2)（和/英） | バンクアーキテクチャ / bank architecture |
| キーワード(3)（和/英） | CMOS / CMOS |
| 第 1 著者 氏名（和/英） | 久間 由利子 / Y. Kyuma |
| 第 1 著者 所属（和/英） | (株)東芝半導体システム技術センター TOSHIBA Semiconductor System Engineering Center |
| 第 2 著者 氏名（和/英） | 加沼 安喜良 / A. Kanuma |
| 第 2 著者 所属（和/英） | (株)東芝半導体技術研究所 TOSHIBA Semiconductor Device Engineering Lab. |
| 第 3 著者 氏名（和/英） | 矢口 俊行 / T. Yaguchi |
| 第 3 著者 所属（和/英） | (株)東芝半導体技術研究所 TOSHIBA Semiconductor Device Engineering Lab. |
| 第 4 著者 氏名（和/英） | 中田 繁治 / S. Nakata |
| 第 4 著者 所属（和/英） | (株)東芝半導体システム技術センター TOSHIBA Semiconductor System Engineering Center |
| 第 5 著者 氏名（和/英） | 西村 明 / A. Nishimura |
| 第 5 著者 所属（和/英） | (株)東芝半導体技術研究所 TOSHIBA Semiconductor Device Engineering Lab. |
| 第 6 著者 氏名（和/英） | 小川 直 / S. Ogawa |
| 第 6 著者 所属（和/英） | (株)東芝半導体システム技術センター TOSHIBA Semiconductor System Engineering Center |
| 第 7 著者 氏名（和/英） | 建部 啓二 / K. Tatebe |
| 第 7 著者 所属（和/英） | (株)東芝半導体システム技術センター TOSHIBA Semiconductor System Engineering Center |
| 第 8 著者 氏名（和/英） | 西山 隆英 / T. Nishiyama |
| 第 8 著者 所属（和/英） | (株)東芝半導体システム技術センター TOSHIBA Semiconductor System Engineering Center |
| 第 9 著者 氏名（和/英） | 川崎 壮一 / S. Kawasaki |
| 第 9 著者 所属（和/英） | (株)東芝半導体システム技術センター TOSHIBA Semiconductor System Engineering Center |
| 発表年月日 | 1993/4/23 |
| 資料番号 | CPSY93-3,FTS93-3,ICD93-3 |
| 巻番号（vol） | vol.93 |
| 号番号（no） | 18 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |