講演名 2007-08-23
走行時パワーゲーティングを適用した低消費電力乗算器の試作による電力評価(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
香嶋 俊裕, 武田 清大, 白井 利明, 大久保 直昭, 宇佐美 公良,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 走行時パワーゲーティングを32bit乗算器に適用した試作チップを用いて、動的なスリープ制御による消費電力の変化を実測により示す。用いた試作チップは走行時パワーゲーティングの適用回路と非適用回路を1チップに実装し、電源を分けることによりそれぞれの電力計測が可能なものである。適用回路と非適用回路のそれぞれで消費電力を実測し、評価を行なった。適用回路で実測した結果、乗算器の動作時においてはリーク電力が最大24%、乗算を行わない待機状態においては、乗算アレイ全体スリープにより58%の低減効果を得られることがわかった。最高動作周波数は、常に乗算アレイ全体を動作させた場合と乗算アレイの一部分がスリープとアクティブを繰り返す動作をさせた場合のどちらも175MHzであった。ウェイクアップによるクリティカルパス遅延への影響は現れず、隠蔽される結果となった。
抄録(英) This paper describes a result of measurement of a Multiplier with Run Time Power Gating (RTPG). This multiplier has a scheme to dynamically reduce the leakage power according to a bit size of multiplied values. If one or both multiplied values have less than 16bit value, power gating is dynamically applied to the part of logic gates that need not to calculate output values. We design and implement this multiplier using ASPLA 90nm technology and measurement the leakage power. Experimental results show that this scheme enables to reduce the leakage power of multiplier up to 24% in the active mode, 58% in standby mode respectively at 25℃.
キーワード(和) MTCMOS回路 / 動的スリープ制御 / リーク電力 / 乗算器 / 低消費電力
キーワード(英) MTCMOS curcuits / Dynamic Sleep Control / Leakage Power / Multiplier / Power Dissipation
資料番号 SDM2007-152,ICD2007-80
発行日

研究会情報
研究会 ICD
開催期間 2007/8/16(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) 走行時パワーゲーティングを適用した低消費電力乗算器の試作による電力評価(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
サブタイトル(和)
タイトル(英) Power Measurement for a Multiplier with Run Time Power Gating
サブタイトル(和)
キーワード(1)(和/英) MTCMOS回路 / MTCMOS curcuits
キーワード(2)(和/英) 動的スリープ制御 / Dynamic Sleep Control
キーワード(3)(和/英) リーク電力 / Leakage Power
キーワード(4)(和/英) 乗算器 / Multiplier
キーワード(5)(和/英) 低消費電力 / Power Dissipation
第 1 著者 氏名(和/英) 香嶋 俊裕 / Toshihiro KASHIMA
第 1 著者 所属(和/英) 芝浦工業大学大学院工学研究科電気電子情報工学専攻
Graduate School of Engineering, Shibaura Institute of Technology
第 2 著者 氏名(和/英) 武田 清大 / Seidai TAKEDA
第 2 著者 所属(和/英) 芝浦工業大学大学院工学研究科電気電子情報工学専攻
Graduate School of Engineering, Shibaura Institute of Technology
第 3 著者 氏名(和/英) 白井 利明 / Toshiaki SHIRAI
第 3 著者 所属(和/英) 芝浦工業大学工学部情報工学科
Department of Information Science and Engineering, Shibaura Institute of Technology
第 4 著者 氏名(和/英) 大久保 直昭 / Naoaki OHKUBO
第 4 著者 所属(和/英) 芝浦工業大学大学院工学研究科電気電子情報工学専攻
Graduate School of Engineering, Shibaura Institute of Technology
第 5 著者 氏名(和/英) 宇佐美 公良 / Kimiyoshi USAMI
第 5 著者 所属(和/英) 芝浦工業大学工学部情報工学科
Department of Information Science and Engineering, Shibaura Institute of Technology
発表年月日 2007-08-23
資料番号 SDM2007-152,ICD2007-80
巻番号(vol) vol.107
号番号(no) 195
ページ範囲 pp.-
ページ数 6
発行日