講演名 | 2007-08-23 消費エネルギー最小化のための最適電源電圧決定回路(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力)) 池永 佳史, 野村 昌弘, 中澤 陽悦, 萩原 靖彦, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 我々は回路の消費エネルギーが最小となる電源電圧を検出するための最適電源電圧決定回路を開発した。本最適電源電圧決定回路は、電源電圧の低減にともなって減少する消費電力と、電源電圧の低減にともなって増加する遅延時間のトレードオフ関係に基づいて回路の消費エネルギーが最小となる最適電源電圧を検出する。90nmプロセスで試作したテストチップを評価したところ、誤差50mV以内で最適電圧を検出することができた。我々はさらに、素子間ばらつきが主な検出誤差要因であることを明らかにした上で、その誤差を抑制する方式を開発した。 |
抄録(英) | We have developed a circuit for determining an optimal supply voltage, V_ |
キーワード(和) | DVFS / 低消費エネルギー / パワーゲーティング / CMOS |
キーワード(英) | DVFS / energy reduction / power gating / CMOS |
資料番号 | SDM2007-151,ICD2007-79 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 2007/8/16(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 消費エネルギー最小化のための最適電源電圧決定回路(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力)) |
サブタイトル(和) | |
タイトル(英) | An Optimal Supply Voltage Determiner Circuit for Minimum Energy Operations |
サブタイトル(和) | |
キーワード(1)(和/英) | DVFS / DVFS |
キーワード(2)(和/英) | 低消費エネルギー / energy reduction |
キーワード(3)(和/英) | パワーゲーティング / power gating |
キーワード(4)(和/英) | CMOS / CMOS |
第 1 著者 氏名(和/英) | 池永 佳史 / Yoshifumi Ikenaga |
第 1 著者 所属(和/英) | 日本電気株式会社デバイスプラットフォーム研究所 Device Platforms Research Laboratories, NEC Corporation |
第 2 著者 氏名(和/英) | 野村 昌弘 / Masahiro Nomura |
第 2 著者 所属(和/英) | 日本電気株式会社デバイスプラットフォーム研究所 Device Platforms Research Laboratories, NEC Corporation |
第 3 著者 氏名(和/英) | 中澤 陽悦 / Yoetsu Nakazawa |
第 3 著者 所属(和/英) | 日本電気株式会社デバイスプラットフォーム研究所 Device Platforms Research Laboratories, NEC Corporation |
第 4 著者 氏名(和/英) | 萩原 靖彦 / Yasuhiko Hagihara |
第 4 著者 所属(和/英) | 日本電気株式会社デバイスプラットフォーム研究所 Device Platforms Research Laboratories, NEC Corporation |
発表年月日 | 2007-08-23 |
資料番号 | SDM2007-151,ICD2007-79 |
巻番号(vol) | vol.107 |
号番号(no) | 195 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |