| 講演名 | 2007-08-23 周期的同期方式によるマルチコアSOCプラットフォーム向けクロッキング・アーキテクチャ(PLL,クロック, VLSI回路,デバイス技術(高速,低電圧,低消費電力)) 柴山 充文, 野瀬 浩一, 鳥居 淳, 水野 正之, 枝廣 正人, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | システム・オン・チップ(SOC)上に集積されるコア数が増加し、また様々な周波数のクロックが要求されるのにともない、クロック生成・分配、及び同期化の方法が、SOC設計においてますます重要な課題になってきている。マルチコアSOCに向けて、決定的(deterministic)なチップ動作とタイミング設計の効率化を目的とした、新たなクロッキング・アーキテクチャを提案する。周期的同期方式(periodically all-in-phase)に基づいており、厳密なスキュー調整が不要なグローバル・クロック信号分配、グローバル・クロック信号から81ステップの周波数のクロックを生成可能なコア・クロック生成回路、及び耐スキュー性のあるバス・ラッパー回路を組み合わせることで、2サイクル程度のクロック間スキューが存在する状況でも、異なる周波数で動作するコア間で同期的なデータ転送が可能である。 |
| 抄録(英) | Methods for clock generation, distribution, and synchronization in system-on-chip (SOC) designs have become important issues because the number of cores in SOCs has increased and these cores require individual clocks of varying frequencies. A periodically all-in-phase clock generator and a skew-tolerant bus wrapper have been developed for multi-core SOC platforms. The clock generator produces clock frequencies in 81-steps, and the bus wrapper makes possible deterministic data transfer among different frequency clocks even when inter-clock skew is as high as 2 clock cycle times. A combination of the clock generator, the bus wrapper, and loosely balanced global clock distribution serves to ease chip-timing design while maintaining deterministic chip behavior. |
| キーワード(和) | マルチコア / システム・オン・チップ / SOC / クロック / 同期化 |
| キーワード(英) | multi-core / system-on-chip / SOC / clock / synchronization |
| 資料番号 | SDM2007-147,ICD2007-75 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2007/8/16(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 周期的同期方式によるマルチコアSOCプラットフォーム向けクロッキング・アーキテクチャ(PLL,クロック, VLSI回路,デバイス技術(高速,低電圧,低消費電力)) |
| サブタイトル（和） | |
| タイトル（英） | A Periodically All-in-Phase Clocking Architecture for Multi-Core SOC Platforms |
| サブタイトル（和） | |
| キーワード(1)（和/英） | マルチコア / multi-core |
| キーワード(2)（和/英） | システム・オン・チップ / system-on-chip |
| キーワード(3)（和/英） | SOC / SOC |
| キーワード(4)（和/英） | クロック / clock |
| キーワード(5)（和/英） | 同期化 / synchronization |
| 第 1 著者 氏名（和/英） | 柴山 充文 / Atsufumi SHIBAYAMA |
| 第 1 著者 所属（和/英） | NECシステムIPコア研究所 System IP Core Research Laboratories, NEC |
| 第 2 著者 氏名（和/英） | 野瀬 浩一 / Koichi NOSE |
| 第 2 著者 所属（和/英） | NECデバイスプラットフォーム研究所 Device Platform Research Laboratories, NEC |
| 第 3 著者 氏名（和/英） | 鳥居 淳 / Sunao TORII |
| 第 3 著者 所属（和/英） | NECシステムIPコア研究所 System IP Core Research Laboratories, NEC |
| 第 4 著者 氏名（和/英） | 水野 正之 / Masayuki MIZUNO |
| 第 4 著者 所属（和/英） | NECデバイスプラットフォーム研究所 Device Platform Research Laboratories, NEC |
| 第 5 著者 氏名（和/英） | 枝廣 正人 / Masato EDAHIRO |
| 第 5 著者 所属（和/英） | NECシステムIPコア研究所 System IP Core Research Laboratories, NEC |
| 発表年月日 | 2007-08-23 |
| 資料番号 | SDM2007-147,ICD2007-75 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 195 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |