| 講演名 | 2007-08-23 マルチ位相PLLを用いた、ローパワーアプリ向けマルチ位相出力レベルシフトシステム(PLL,クロック, VLSI回路,デバイス技術(高速,低電圧,低消費電力)) 松本 秋憲, 崎山 史朗, 徳永 祐介, 森江 隆史, 道正 志郎, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | マルチ位相同期回路(Phase Locked Loop,PLL)出力をモバイルアプリに適用する際の最大課題は、ローパワー化である。それを実現するキーとなる回路は、発振器からの出力信号振幅を電源電圧レベルに変換するレベルシフタである。そこで我々は、マルチ位相出力レベルシフトシステム(M-LS)と呼ぶ、スイッチング時の貫通電流を完全に遮断することができる新規アーキテクチャを考案した。また、位相の高精度化を実現するために、レベルシフタ出力の隣接位相同士を抵抗で接続する、抵抗リングネットワーク(R-Ring)技術を開発した。上記2つのキー技術により、レベルシフタの消費電流を2uA@123MHz(従来比1/15)に削減し、PLL全体では1mA@123MHzのローパワー化と、位相DNL換算で0.5LSB以下の高精度化を達成した。 |
| 抄録(英) | Low power design is essential for mobile application. For a PLL with multiphase outputs, level shifter (LS), which converts oscillator-output-level to that of power supply, consumes much power; hence, we have devised a new architecture called a multiphase-output level shift system (M-LS) which has only three transistors in each LS and cuts off short current perfectly. Moreover, we have connected between the adjacent phases of M-LS with a resistor to improve phase accuracy. The two key techniques mentioned above make power consumption 1/15 of the conventional LS. The PLL consumes about 1mA at 123MHz and accomplishes 63-phase accuracy of 0.5LSB. |
| キーワード(和) | マルチ位相クロック / 位相同期回路 / レベルシフトシステム / ローパワー / 高位相精度 |
| キーワード(英) | Multiphase Clock / PLL / Level Shift System / Low Power / High Phase Accuracy |
| 資料番号 | SDM2007-146,ICD2007-74 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2007/8/16(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | マルチ位相PLLを用いた、ローパワーアプリ向けマルチ位相出力レベルシフトシステム(PLL,クロック, VLSI回路,デバイス技術(高速,低電圧,低消費電力)) |
| サブタイトル（和） | |
| タイトル（英） | Multiphase-Output Level Shift System used in Multiphase PLL for Low Power Application |
| サブタイトル（和） | |
| キーワード(1)（和/英） | マルチ位相クロック / Multiphase Clock |
| キーワード(2)（和/英） | 位相同期回路 / PLL |
| キーワード(3)（和/英） | レベルシフトシステム / Level Shift System |
| キーワード(4)（和/英） | ローパワー / Low Power |
| キーワード(5)（和/英） | 高位相精度 / High Phase Accuracy |
| 第 1 著者 氏名（和/英） | 松本 秋憲 / Akinori Matsumoto |
| 第 1 著者 所属（和/英） | 松下電器産業(株)戦略半導体開発センター Strategic Semiconductor Development Center Matsushita Electric Industrial Co.,Ltd. |
| 第 2 著者 氏名（和/英） | 崎山 史朗 / Shiro Sakiyama |
| 第 2 著者 所属（和/英） | 松下電器産業(株)戦略半導体開発センター Strategic Semiconductor Development Center Matsushita Electric Industrial Co.,Ltd. |
| 第 3 著者 氏名（和/英） | 徳永 祐介 / Yusuke Tokunaga |
| 第 3 著者 所属（和/英） | 松下電器産業(株)戦略半導体開発センター Strategic Semiconductor Development Center Matsushita Electric Industrial Co.,Ltd. |
| 第 4 著者 氏名（和/英） | 森江 隆史 / Takashi Morie |
| 第 4 著者 所属（和/英） | 松下電器産業(株)戦略半導体開発センター Strategic Semiconductor Development Center Matsushita Electric Industrial Co.,Ltd. |
| 第 5 著者 氏名（和/英） | 道正 志郎 / Shiro Dosho |
| 第 5 著者 所属（和/英） | 松下電器産業(株)戦略半導体開発センター Strategic Semiconductor Development Center Matsushita Electric Industrial Co.,Ltd. |
| 発表年月日 | 2007-08-23 |
| 資料番号 | SDM2007-146,ICD2007-74 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 195 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |