| 講演名 | 2007-08-23 モバイルマルチメディアSoC向けL1キャッシュ共有型ホモジニアスデュアルプロセッサコア(マルチコア,プロセッサ, VLSI回路,デバイス技術(高速,低電圧,低消費電力)) 細木 哲, 山本 崇夫, 山崎 雅之, 金子 圭介, 中島 雅逸, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | アクティブウェイ機構[1]を採用した、新しいL1キャッシュ共有型デュアルプロセッサコアを提案する。この機構では、キャッシュの各ウェイと特定のスレッドまたはプロセッサを対応付けし、リプレース動作は対応付するウェイのいずれかに対してのみ実行する。この機構を用いた2ステージキャッシュアクセスを採用することにより、両プロセッサの同時アクセスを実現するためにはデュアルポートタグメモリのみが必要であり、デュアルポートデータメモリは不要となる。本アーキテクチャでは、キャッシュのスラッシングやスヌープオーバーヘッドがないことを保証する。また、キャッシュメモリおよびキャッシュコントローラを共有することで、スヌープキャッシュ型デュアルフロセッサコアに比べ、消費電力では高負荷時の例で23%、面積では29%の低減を実現した。 |
| 抄録(英) | We propose a novel dual-processor core which adopts a shared L1 cache with active way scheme [1]. In this scheme, each way of cache is owned by specific thread or processor and replace operation is only happened to its own ways. By implementing 2 stages cache access with this scheme, this structure only requires dual port TAG, and no dual port DATA memory to realize simultaneous access from both processors. This architecture can guarantee no cache thrashing and no snoop overhead. And also by sharing cache memory and cache controller, power dissipation is 23% smaller in case of heavy load and area is 29% smaller than dual processor core with snoop cache. |
| キーワード(和) | ホモジニアス / デュアルプロセッサ / スヌープキャッシュ / 共有キャッシュ / 低消費電力 |
| キーワード(英) | Homogeneous / Dual-processor / Snoop cache / Shared cache / Low power |
| 資料番号 | SDM2007-142,ICD2007-70 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2007/8/16(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | モバイルマルチメディアSoC向けL1キャッシュ共有型ホモジニアスデュアルプロセッサコア(マルチコア,プロセッサ, VLSI回路,デバイス技術(高速,低電圧,低消費電力)) |
| サブタイトル（和） | |
| タイトル（英） | Homogenous Dual-Processor Core with Shared L1 Cache for Mobile Multimedia SoC |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ホモジニアス / Homogeneous |
| キーワード(2)（和/英） | デュアルプロセッサ / Dual-processor |
| キーワード(3)（和/英） | スヌープキャッシュ / Snoop cache |
| キーワード(4)（和/英） | 共有キャッシュ / Shared cache |
| キーワード(5)（和/英） | 低消費電力 / Low power |
| 第 1 著者 氏名（和/英） | 細木 哲 / Tetsu HOSOKI |
| 第 1 著者 所属（和/英） | 松下電器産業(株)戦略半導体開発センター Strategic Semiconductor Development Center, Matsushita Electric Industrial Co.,Ltd. |
| 第 2 著者 氏名（和/英） | 山本 崇夫 / Takao YAMAMOTO |
| 第 2 著者 所属（和/英） | 松下電器産業(株)戦略半導体開発センター Strategic Semiconductor Development Center, Matsushita Electric Industrial Co.,Ltd. |
| 第 3 著者 氏名（和/英） | 山崎 雅之 / Masayuki YAMASAKI |
| 第 3 著者 所属（和/英） | 松下電器産業(株)戦略半導体開発センター Strategic Semiconductor Development Center, Matsushita Electric Industrial Co.,Ltd. |
| 第 4 著者 氏名（和/英） | 金子 圭介 / Keisuke KANEKO |
| 第 4 著者 所属（和/英） | 松下電器産業(株)戦略半導体開発センター Strategic Semiconductor Development Center, Matsushita Electric Industrial Co.,Ltd. |
| 第 5 著者 氏名（和/英） | 中島 雅逸 / Masaitsu NAKAJIMA |
| 第 5 著者 所属（和/英） | 松下電器産業(株)戦略半導体開発センター Strategic Semiconductor Development Center, Matsushita Electric Industrial Co.,Ltd. |
| 発表年月日 | 2007-08-23 |
| 資料番号 | SDM2007-142,ICD2007-70 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 195 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |