| 講演名 | 2007-06-15 低コストプロセスで作製した0.10μm GaAs MESFET(化合物半導体プロセス・デバイス・一般) 渡邉 昌崇, 福士 大地, 矢野 浩, 中島 成, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 我々は低コストのプロセスを用いでゲート長0.1μmのGaAs MESFETを作製する事に成功した.このFETはi線リソグラフィ,レジストエッチング,イオン注入技術を用いたSingle Resist layer Dummy gate (SRD)技術を基に作製された.SRDプロセスは,従来の光露光を用いてサブクォーターミクロンのゲート長を得る事ができる点が特長である.これまでの開発で,この技術を用いてゲート長0.18μmのFETを作製する事に成功していた.しかしSi0_2開口部のパターン変換差の影響で,ゲート長0.1μm以下のFETを作製するのは困難であった.本研究では,パターン変換差を抑制するためにSRDプロセスにコリメートスパッタ技術を適用した.その結果Si0_2開口長のパターン変換差は0.02μmに減少し,i線リソグラフィを用いて0.10μmのゲート長を得る事に成功した.改良したSRDプロセスを用いてGaAs MESFETを試作し,f_T=81GHz, f_ |
| 抄録(英) | We have successfully fabricated 0.1 μm gate GaAs MESFETs using a low cost process. The result was obtained from optical lithography, resist etching, and ion-implantation technologies based on Single Resist layer Dummy gate (SRD) process. The novel feature of the SRD process is forming a sub-quarter micron gate with conventional optical lithography. We have obtained a 0.18 μm gate using this process. Achieving a smaller gate length of 0.1 μm is very difficult with this process due to the pattern size shift of the sputtered SiO_2 opening. In this study, we use a collimated sputtering technique in the SRD process to reduce the pattern size shift. As a result, the pattern size shift of the SiO_2 opening decreases to 0.02 μm allowing a 0.1 μm gate length to be obtained by using conventional optical lithography. The high-speed performance of f_T=81 GHz and an f_ |
| キーワード(和) | |
| キーワード(英) | MESFET / Ion-implantation / i-line lithography / f_T |
| 資料番号 | ED2007-31 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 2007/6/8(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 低コストプロセスで作製した0.10μm GaAs MESFET(化合物半導体プロセス・デバイス・一般) |
| サブタイトル（和） | |
| タイトル（英） | 0.10 μm Ion-Implanted GaAs MESFETs with Low Cost Production Process |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / MESFET |
| 第 1 著者 氏名（和/英） | 渡邉 昌崇 / Masataka WATANABE |
| 第 1 著者 所属（和/英） | ユーディナデバイス株式会社 Eudyna Devices Inc. |
| 第 2 著者 氏名（和/英） | 福士 大地 / Daiji FUKUSHI |
| 第 2 著者 所属（和/英） | ユーディナデバイス株式会社 Eudyna Devices Inc. |
| 第 3 著者 氏名（和/英） | 矢野 浩 / Hiroshi YANO |
| 第 3 著者 所属（和/英） | ユーディナデバイス株式会社 Eudyna Devices Inc. |
| 第 4 著者 氏名（和/英） | 中島 成 / Shigeru NAKAJIMA |
| 第 4 著者 所属（和/英） | ユーディナデバイス株式会社 Eudyna Devices Inc. |
| 発表年月日 | 2007-06-15 |
| 資料番号 | ED2007-31 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 95 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |