| 講演名 | 2007/6/18 CMOS Low-Noise Amplifier with Noise Suppression Technique from Gate Resistance , |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | In this paper, design and results of a fully integrated 5.8 GHz low noise amplifier (LNA) using 0.13-μm CMOS technology are presented. Commonly adopted inductive source degeneration for input impedance matching is eliminated for smaller chip area while providing reasonable input 50 Ohm matching. With a simple LC-tank structure, the effective inductance of the gate inductor was increased and its size was reduced. Also by adding capacitance between gate and source of the input transistor, a noise source from the gate resistance is partly suppressed. The layout of the LNA occupies total area of 0.7-mm^2 and the results show forward power gain (S_<21>) of 12-dB and noise figure of 3.9-dB while consuming 6.8-mW from a 1.2-V DC supply. |
| キーワード(和) | |
| キーワード(英) | CMOS / Low-noise amplifier (LNA) / Gate resistance / Noise |
| 資料番号 | ED2007-53,SDM2007-58 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 2007/6/18(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | CMOS Low-Noise Amplifier with Noise Suppression Technique from Gate Resistance |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / CMOS |
| 第 1 著者 氏名（和/英） | / Ickhyun Song |
| 第 1 著者 所属（和/英） | Dept. of EECS, Seoul National University |
| 発表年月日 | 2007/6/18 |
| 資料番号 | ED2007-53,SDM2007-58 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 110 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |