| 講演名 | 2007/6/18 Low Cost CMOS LNA Design Using Thin-Metal CMOS Process , |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | This paper presents the design and measurement results of cost-effective CMOS Low Noise Amplifier (LNA) for high frequency application. For low cost design, this circuit has been fabricated with a 0.18μm thin metal CMOS process which the top metal thickness is only 0.84μm. To obtain the high-quality factor inductor in LNA design, patterned-ground shields (PGS) are placed. Moreover, to eliminate additional noise source from the substrate resistive components of RF interconnects, MIM capacitor, RF-pad and grounded metal-1 were placed underneath them. The LNA achieves power gain of 15.6dB, noise figure of 3.5dB at 2.8GHz at 6.88mW power dissipation for a 1.6V power supply. It occupies a whole circuit area of 1.2mm^2. |
| キーワード(和) | |
| キーワード(英) | Low Noise Amplifier (LNA) / Thin-Metal / CMOS / Low cost |
| 資料番号 | ED2007-51,SDM2007-56 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 2007/6/18(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Low Cost CMOS LNA Design Using Thin-Metal CMOS Process |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / Low Noise Amplifier (LNA) |
| 第 1 著者 氏名（和/英） | / Hee-Sauk Jhon |
| 第 1 著者 所属（和/英） | Dept. of Electrical Engineering and Computer Science, Seoul National University |
| 発表年月日 | 2007/6/18 |
| 資料番号 | ED2007-51,SDM2007-56 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 110 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |