| 講演名 | 2007/6/8 SoC埋め込み型プログラマブルロジックePLXのネットワークセキュリティ処理への応用(スマートパーソナルシステム,一般) 松本 光崇, 石橋 宏太, 木村 峻, 大山 昇吾, 中野 裕文, 岩男 剛宜, 奥野 義弘, 有本 和民, 泉 知諭, 藤野 毅, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | ユビキタスネットワーク環境を実現するためには、低消費電力マイクロプロセッサを搭載した、多数の低コスト組み込み機器を通信ネットワークに接続する必要がある。これらの多数の機器をネットワークに接続するためには、十分なセキュリティ対策が必要となる。しかし、暗号化や文字列パターンマッチングなどのネットワークセキュリティ処理は、低コスト組み込み機器で使用されている処理能力の低いプロセッサにとって負荷が重く、データ転送および検査速度が大幅に低下する。一般的には、暗号化・パターンマッチング用の専用ハードウェアを搭載して処理速度を向上させる方法が行われているが、暗号方式の変更・パターンマッチング文字列の変更をするたびにハードウェアを再設計する必要がある。我々は低消費電力マイクロプロセッサ用の可変論理ハードウェアとして、SoC埋め込み型のプログラマブルロジックePLXを開発している。本論文ではePLXのアーキテクチャについて簡単に述べた後、ネットワーク処理への応用例として共通暗号鍵であるDES暗号回路の実装と評価、そして侵入検知システムへの応用に向けた文字列パターンマッチングの実現手法について述べる。 |
| 抄録(英) | Low Cost Network Appliance with low power microprocessor must be connected with networks in order to realize ubiquitous network. Network security have to be considered for these appliances. The encryption processing and string matching are heavy transaction for the microprocessors, which is used low-cost, low-power Appliances. Hence, data transmission speeds is greatly decreased because of the low-performance in software processing. In order to improve device performance, we propose ePLX (embedded Programmable Logic matriX) adapted for network security transactions. In this paper, we explain the ePLX architecture and network application examples, which are installation and evaluation of DES encryption circuit, and approach to realize string matching for Intrusion Detect System (IDS). |
| キーワード(和) | プログラマブルデバイス / DES暗号回路 / 文字列パターンマッチング |
| キーワード(英) | programmable device / DES encryption circuit / string matching |
| 資料番号 | SIS2007-14 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SIS |
|---|---|
| 開催期間 | 2007/6/8(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Smart Info-Media Systems (SIS) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | SoC埋め込み型プログラマブルロジックePLXのネットワークセキュリティ処理への応用(スマートパーソナルシステム,一般) |
| サブタイトル（和） | |
| タイトル（英） | An Embedded Programmable Logic Matrix (ePLX) and its Applications for Network Security |
| サブタイトル（和） | |
| キーワード(1)（和/英） | プログラマブルデバイス / programmable device |
| キーワード(2)（和/英） | DES暗号回路 / DES encryption circuit |
| キーワード(3)（和/英） | 文字列パターンマッチング / string matching |
| 第 1 著者 氏名（和/英） | 松本 光崇 / Mitsutaka Matsumoto |
| 第 1 著者 所属（和/英） | 立命館大学大学院理工学研究科 Graduate School of Science and Engineering, Ritsumeikan University |
| 第 2 著者 氏名（和/英） | 石橋 宏太 / Kouta Ishibashi |
| 第 2 著者 所属（和/英） | 立命館大学大学院理工学研究科 Graduate School of Science and Engineering, Ritsumeikan University |
| 第 3 著者 氏名（和/英） | 木村 峻 / Shun Kimura |
| 第 3 著者 所属（和/英） | 立命館大学大学院理工学研究科 Graduate School of Science and Engineering, Ritsumeikan University |
| 第 4 著者 氏名（和/英） | 大山 昇吾 / Shogo Oyama |
| 第 4 著者 所属（和/英） | 立命館大学大学院理工学研究科 Graduate School of Science and Engineering, Ritsumeikan University |
| 第 5 著者 氏名（和/英） | 中野 裕文 / Hirofumi Nakano |
| 第 5 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 6 著者 氏名（和/英） | 岩男 剛宜 / Takenobu Iwao |
| 第 6 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 7 著者 氏名（和/英） | 奥野 義弘 / Yoshihiro Okuno |
| 第 7 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 8 著者 氏名（和/英） | 有本 和民 / Kazutami Arimoto |
| 第 8 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 9 著者 氏名（和/英） | 泉 知諭 / Tomonori Izumi |
| 第 9 著者 所属（和/英） | 立命館大学大学院理工学研究科 Graduate School of Science and Engineering, Ritsumeikan University |
| 第 10 著者 氏名（和/英） | 藤野 毅 / Takeshi Fujino |
| 第 10 著者 所属（和/英） | 立命館大学大学院理工学研究科 Graduate School of Science and Engineering, Ritsumeikan University |
| 発表年月日 | 2007/6/8 |
| 資料番号 | SIS2007-14 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 94 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |