| 講演名 | 2007-06-22 マルチFPGA実装における時間多重化I/O割り当て最適化手法(信号処理,LSI,及び一般) 稲木 雅人, 高島 康裕, 中村 祐一, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年,設計される回路の規模は増大している.その動作検証にFPGA実装がしばしば用いられるが,一つのFPGAに実装できる回路規模には限界があるため,マルチFPGA実装が必要となる.マルチFPGA実装のためには回路を複数の部分回路に分割する必要があるが,複雑な回路を分割すると部分回路間に必要な信号数が非常に多くなり, FPGAの持つI/Oピン数を超えてしまうという問題がある.このI/Oピン不足を緩和するため,一つのI/Oピンを複数の信号で時間的に共有する時間多重化I/O手法が提案されている.この時間多重化I/Oにおいては,通過時の遅延が非常に大きいため,時間多重化I/Oに割り当てる信号の選択が回路の動作速度に大きく影響する.本稿では,回路分割が定まった下での時間多重化I/O割り当てについて,整数線形計画法による動作速度最大化手法を提案する. |
| 抄録(英) | Recently, integrated circuit design size and complexity have been increasing rapidly. FPGA systems are used to verify such large circuit designs. Due to the limitation of FPGA device capacity, multi-FPGA systems are necessary to verify state-of-the-art circuits. While a circuit must be partitioned into sub-circuits for using a multi-FPGA system, there is a problem that the number of interconnections between sub-circuits exceeds the number of I/O-pins of a FPGA when a complicated circuit is partitioned. For relaxing the shortage of I/O-pins, time-multiplexed I/O-pins, which are shared by multiple interconnections, have been proposed. Because of their large delay, the assignment of interconnections into time-multiplexed I/O-pins highly affects the circuit performance. In this paper, we propose a integer linear programming based time-multiplexed I/O assignment optimization for a given circuit partitioning. |
| キーワード(和) | プロトタイピング / マルチFPGA / 時間多重化I/O / 整数線形計画問題 |
| キーワード(英) | prototyping / multi-FPGA / time-multiplexed I/O / integer linear programming |
| 資料番号 | CAS2007-28,VLD2007-44,SIP2007-58 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2007/6/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | マルチFPGA実装における時間多重化I/O割り当て最適化手法(信号処理,LSI,及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Optimization of Time-Multiplexed I/O Assignment in Multi-FPGA Systems |
| サブタイトル（和） | |
| キーワード(1)（和/英） | プロトタイピング / prototyping |
| キーワード(2)（和/英） | マルチFPGA / multi-FPGA |
| キーワード(3)（和/英） | 時間多重化I/O / time-multiplexed I/O |
| キーワード(4)（和/英） | 整数線形計画問題 / integer linear programming |
| 第 1 著者 氏名（和/英） | 稲木 雅人 / Masato INAGI |
| 第 1 著者 所属（和/英） | 北九州市立大学国際環境工学部 Faculty of Environmental Engineering, The University of Kitakyushu |
| 第 2 著者 氏名（和/英） | 高島 康裕 / Yasuhiro TAKASHIMA |
| 第 2 著者 所属（和/英） | 北九州市立大学国際環境工学部 Faculty of Environmental Engineering, The University of Kitakyushu |
| 第 3 著者 氏名（和/英） | 中村 祐一 / Yuichi NAKAMURA |
| 第 3 著者 所属（和/英） | NECシステムIPコア研究所 System IP Core Research Laboratories, NEC Corporation |
| 発表年月日 | 2007-06-22 |
| 資料番号 | CAS2007-28,VLD2007-44,SIP2007-58 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 103 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |