| 講演名 | 2007-06-22 並列プレフィックス加算器を用いた算術演算モジュールの自動生成(信号処理,LSI,及び一般) 渡邉 裕樹, 本間 尚文, 青木 孝文, 樋口 龍雄, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では,並列プレフィックス加算器を用いた演算器モジュールジェネレータについて述べる.提案するシステムは,演算器内部の並列プレフィックス加算器をその入力信号の遅延情報を用いて高速化することができる.演算器モジュールジェネレータはまず,設計仕様に従って演算器を生成し,演算器内部の信号遅延を測定する.次に,測定結果を用いて並列プレフィックス加算器を再構築する.本稿では,高速化された並列プレフィックス加算器を用いることで乗算器,定係数乗算器,積和演算器の性能を向上できることを示す. |
| 抄録(英) | This paper presents an arithmetic module generator using parallel prefix adders. In the proposed system, parallel prefix adders in a generated module can be optimized using the signal arrival profile of input signals. The proposed generator first generates an arithmetic module according to the design specification, and then evaluates the performance of the generated module in terms of the internal signal delay. Using the evaluation result, the system re-generates the parallel prefix adder block so as to optimize the circuit delay. In this paper, we demonstrate that we can improve the total performance of multipliers, constant-coefficient multipliers and multiply-accumulators using the re-generated prefix adders. |
| キーワード(和) | データパス / 算術アルゴリズム / 並列プレフィックス加算器 / モジュールジェネレータ |
| キーワード(英) | datapath / arithmetic algorithm / parallel prefix adder / module generator |
| 資料番号 | CAS2007-27,VLD2007-43,SIP2007-57 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2007/6/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 並列プレフィックス加算器を用いた算術演算モジュールの自動生成(信号処理,LSI,及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Arithmetic Module Generation Using Optimized Parallel Prefix Adders |
| サブタイトル（和） | |
| キーワード(1)（和/英） | データパス / datapath |
| キーワード(2)（和/英） | 算術アルゴリズム / arithmetic algorithm |
| キーワード(3)（和/英） | 並列プレフィックス加算器 / parallel prefix adder |
| キーワード(4)（和/英） | モジュールジェネレータ / module generator |
| 第 1 著者 氏名（和/英） | 渡邉 裕樹 / Yuki WATANABE |
| 第 1 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences Tohoku University |
| 第 2 著者 氏名（和/英） | 本間 尚文 / Naofumi HOMMA |
| 第 2 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences Tohoku University |
| 第 3 著者 氏名（和/英） | 青木 孝文 / Takafumi AOKI |
| 第 3 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences Tohoku University |
| 第 4 著者 氏名（和/英） | 樋口 龍雄 / Tatsuo HIGUCHI |
| 第 4 著者 所属（和/英） | 東北工業大学工学部電子工学科 Department of Electronic Engineering, Faculty of Engineering, Tohoku Institute of Technology |
| 発表年月日 | 2007-06-22 |
| 資料番号 | CAS2007-27,VLD2007-43,SIP2007-57 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 103 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |