| 講演名 | 2007-06-22 製造ばらつきを考慮した電源電圧低下による回路タイミングエラー危険度解析と電源配線最適化(信号処理,LSI,及び一般) 寺尾 誠, 草野 健次, 川上 善之, 福井 正博, 築山 修治, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | VLSIの微細化技術の進展により,製造ばらつき、および、回路性能ばらつきが大きな課題となってきている.その中で,LSIを高速かつ安定に動作させるためにはばらつきによるタイミングエラーの危険度を十分考慮した電源配線設計が重要である.従来より,IRドロップを最適化の指標として扱う手法の提案が多くあるが,IRドロップ自体は間接的な指標であるため,真の課題解決のためにはあいまいな指標となっていたのではないかと疑問が生じる.本稿は,IRドロップによって生じる"回路タイミングエラーの危険度"をより直接的な課題として捉え,最適化の指標とするアプローチを提案する.また,その有効性について実験結果によって議論する. |
| 抄録(英) | With the advent of super deep submicron age, the circuit behavior has large variation according to the process variation. Power grid optimization which considers the timing error risk caused by the variation becomes very important for the stable and fast operation of the system. Conventionally, a lot of power grid optimization algorithms has been proposed, and most of them use the IR drop as their object function. However, the IR drop is an indirect metric and we suspect if it were ambiguous metric for the real goral of the design. This paper proposed an approach which uses the "timing error risk caused by the IR drop" as its direct objective function. Experimental results shows the effectivity. |
| キーワード(和) | 遅延解析 / ばらつき / 電源配線最適化 / IRドロップ / エレクトロマイグレーション |
| キーワード(英) | delay analysis / dispersion / power and ground routing optimization / IR-drop / electro-migration |
| 資料番号 | CAS2007-23,VLD2007-39,SIP2007-53 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2007/6/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 製造ばらつきを考慮した電源電圧低下による回路タイミングエラー危険度解析と電源配線最適化(信号処理,LSI,及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Timing error risk analysis and power grid optimization considering variability of manufacturing |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 遅延解析 / delay analysis |
| キーワード(2)（和/英） | ばらつき / dispersion |
| キーワード(3)（和/英） | 電源配線最適化 / power and ground routing optimization |
| キーワード(4)（和/英） | IRドロップ / IR-drop |
| キーワード(5)（和/英） | エレクトロマイグレーション / electro-migration |
| 第 1 著者 氏名（和/英） | 寺尾 誠 / Makoto TERAO |
| 第 1 著者 所属（和/英） | 立命館大学大学院理工学研究科 Graduate School of Science and Engineering, Ritsumeikan University |
| 第 2 著者 氏名（和/英） | 草野 健次 / Kenji KUSANO |
| 第 2 著者 所属（和/英） | 立命館大学大学院理工学研究科 Graduate School of Science and Engineering, Ritsumeikan University |
| 第 3 著者 氏名（和/英） | 川上 善之 / Yoshiyuki KAWAKAMI |
| 第 3 著者 所属（和/英） | 立命館大学大学院理工学研究科 Graduate School of Science and Engineering, Ritsumeikan University |
| 第 4 著者 氏名（和/英） | 福井 正博 / Masahiro FUKUI |
| 第 4 著者 所属（和/英） | 立命館大学大学院理工学研究科 Graduate School of Science and Engineering, Ritsumeikan University |
| 第 5 著者 氏名（和/英） | 築山 修治 / Shuji TSUKIYAMA |
| 第 5 著者 所属（和/英） | 中央大学理工学部 College of Science and Engineering, Chuo University |
| 発表年月日 | 2007-06-22 |
| 資料番号 | CAS2007-23,VLD2007-39,SIP2007-53 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 103 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |