| 講演名 | 2007-06-21 再構成型プロセッサFE-GAへのフィルタマッピングとその自動化手法(信号処理,LSI,及び一般) 本間 雅行, 戸川 望, 柳澤 政生, 大附 辰夫, 佐藤 真琴, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年のディジタル機器においては,多種多様で,膨大なデータを短時間で処理することが要求されている.このような要求に応える新たなアーキテクチャとして,多数の演算器を並列に動作させることができる再構成型プロセッサがある.ここでは,ディジタルメディア処理向け動的再構成プロセッサFE-GA (Flexible Engine/Generic ALU array)に注目する.現在,FE-GAの開発ツールに関してはまだ確立されていない.そこで本稿では,FE-GAに自動的にマッピングを行うツール開発の導入として,ディジタルメディア処理の基本となるFIRフィルタを取り上げ,その動作を実現する回路をFE-GAに設計する.さらに,そのマッピング手法を提案する.提案する手法はn次のFIRフィルタに対して,その次数とフィルタ係数を指定することで,FE-GA専用のアセンブリ言語を自動生成するものである.この自動生成したアセンブリ言語をFEEditorと呼ばれる専用ツールに読み込ませることでマッピング自動化を実現する.提案手法では,FE-GAアーキテクチャの仕様範囲内で,すべての次数のFIRフィルタのマッピング自動化を可能とし,スレッド切り替えの無い場合に限り,最小サイクル数となるマッピングを実現している. |
| 抄録(英) | Reconfigurable processors are processors whose contexts are dynamically reconfigured while they are working. We focus on a reconfigurable processor called FE-GA (Flexible Engine/Generic ALU array) for digital media processing. Presently, FE-GA do not have its dedicated development tool. Thus, in this paper, we design FIR filters and propose an algorithm to map them onto it automatically. For given a degree and coefficients of an FIR filter, the algorithm generates a dedicated assembly code which represents a given FIR filter for FE-GA. Then an editor called FEEditor reads the generated assembly code and implements its corresponding FIR filter on FE-GA. The proposed algorithm achieves automatic mapping of FIR filters of all degrees within the range of the specification of FE-GA architecture. Furthermore, it is proved that a minimum cycle to execute FIR filtering is achieved if there is no thread switch. |
| キーワード(和) | 動的再構成プロセッサ / FE-GA / FIRフィルタ / フィルタマッピング |
| キーワード(英) | reconfigurable processor / FE-GA / FIR filter / filter mapping |
| 資料番号 | CAS2007-12,VLD2007-28,SIP2007-42 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2007/6/14(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 再構成型プロセッサFE-GAへのフィルタマッピングとその自動化手法(信号処理,LSI,及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Filter Design for Flexible Engine/Generic ALU Array and Its Dedicated Synthesis Algorithm |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動的再構成プロセッサ / reconfigurable processor |
| キーワード(2)（和/英） | FE-GA / FE-GA |
| キーワード(3)（和/英） | FIRフィルタ / FIR filter |
| キーワード(4)（和/英） | フィルタマッピング / filter mapping |
| 第 1 著者 氏名（和/英） | 本間 雅行 / Masayuki HONMA |
| 第 1 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Dept. of Computer Science and Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 2 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Dept. of Computer Science and Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 3 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Dept. of Computer Science and Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 4 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Dept. of Computer Science and Engineering, Waseda University |
| 第 5 著者 氏名（和/英） | 佐藤 真琴 / Makoto SATOH |
| 第 5 著者 所属（和/英） | 日立製作所システム開発研究所 Systems Development Laboratory, Hitachi, Ltd. |
| 発表年月日 | 2007-06-21 |
| 資料番号 | CAS2007-12,VLD2007-28,SIP2007-42 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 102 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |