| 講演名 | 2007/5/4 統計的静的遅延解析による指定良品率を達成する最大遅延見積もり手法(微細化関連技術,システム設計及び一般) 古屋 宏基, 小平 行秀, 高橋 篤司, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 近年,集積回路の微細化にともない,製造プロセスや回路の運用に伴う素子遅延のバラツキが大きくなっており,最悪の場合を想定した従来のパス遅延解析では,過剰な設計マージンにより所望の性能を持つ回路を設計できなくなっている.そのため,統計的静的遅延解析手法が盛んに研究されているが,従来の解析で用いられている回路遅延の平均と分散の見積もりでは回路遅延を過小に見積もる傾向にあり,必ずしも想定する歩留まりを達成できるとは限らない.本研究では,回路遅延の見積もりに用いるMAX演算に着目し,従来のMAX演算では最大遅延が過小に見積もられる条件を示す.また,MAX演算を修正することで,回路の歩留まりがより想定に近付く回路の最大遅延見積もり手法を提案する.また,提案手法により得られた最大遅延での良品率は,従来手法よりも想定良品率に近付いていることを,モンテカルロシミュレーションによる実験で示す。 |
| 抄録(英) | As VLSI technology advances, the variation of an element delay caused by manufacturing and circuit operation increases. Under such circumstance, it becomes difficult to obtain a high performance circuit by using the conventional worst case delay analysis because the excessive design margin is required. Therefore, Statistical Static Timing Analysis (SSTA) becomes a popular method. However, the circuit delay estimated by using conventional SSTA in which the average and variance of distribution are estimated is often underestimated, and the specified circuit yield often cannot be achieved. In this paper, we focus on MAX-operation used in delay estimation, and show the condition that the conventional MAX-operation underestimates the maximum delay. Then, we propose a maximum delay estimation method for specified yield in which MAX-operation is modified. In experiments, by Monte-Carlo simulation, it is shown that the circuit yield by the maximum delay estimated by the proposed method approaches the specification compared to that by the conventional method. |
| キーワード(和) | 統計的静的遅延解析(SSTA) / 最大遅延 / MAX演算 / 良品率 / 正規分布 |
| キーワード(英) | Statistical Static Timing Analysis (SSTA) / Maximum delay / MAX-operation / Yield / Gaussian distribution |
| 資料番号 | VD2007-14 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2007/5/4(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 統計的静的遅延解析による指定良品率を達成する最大遅延見積もり手法(微細化関連技術,システム設計及び一般) |
| サブタイトル（和） | |
| タイトル（英） | A fast maximum delay estimation method for specified yield by statistical static timing analysis |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 統計的静的遅延解析(SSTA) / Statistical Static Timing Analysis (SSTA) |
| キーワード(2)（和/英） | 最大遅延 / Maximum delay |
| キーワード(3)（和/英） | MAX演算 / MAX-operation |
| キーワード(4)（和/英） | 良品率 / Yield |
| キーワード(5)（和/英） | 正規分布 / Gaussian distribution |
| 第 1 著者 氏名（和/英） | 古屋 宏基 / Hiroki FURUYA |
| 第 1 著者 所属（和/英） | 東京工業大学工学部情報工学科 Department of Computer Sciences, Tokyo Institute of Technology |
| 第 2 著者 氏名（和/英） | 小平 行秀 / Yukihide KOHIRA |
| 第 2 著者 所属（和/英） | 東京工業大学大学院理工学研究科 集積システム専攻 Department of Communications and Integrated Systems, Tokyo Institute of Technology |
| 第 3 著者 氏名（和/英） | 高橋 篤司 / Atsushi TAKAHASHI |
| 第 3 著者 所属（和/英） | 東京工業大学大学院理工学研究科 集積システム専攻 Department of Communications and Integrated Systems, Tokyo Institute of Technology |
| 発表年月日 | 2007/5/4 |
| 資料番号 | VD2007-14 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 32 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |