| 講演名 | 2007/5/4 消費電力を考慮したprefix graph合成手法について(算術演算回路,システム設計及び一般) 松永 多苗子, 松永 裕介, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | Prefix graphはparallel prefix adderの概略構造を表現するもので、これまでにそのノード数や段数を加算器の面積や遅延の指標とした合成手法が知られているが、消費電力を考慮した手法の研究はあまり進んでいない。本論文では、テクノロジに依存しないレベルでの消費電力の指標として、ノードの出力のスイッチング確率をとりあげ、タイミング制約下でのprefix graphのノード数最小化手法を拡張して、スイッチング確率の総和を最小化する手法を提案する。ノードのスイッチング確率は、そのノードが表すグローバル関数のBDDを用いることによって計算する。また実験を通して、本手法の効果および課題について検討を行なう。 |
| 抄録(英) | A prefix graph visualizes a global structure of a parallel prefix adder at technology independent level. Several approaches on prefix graph synthesis targeting area and delay minimization have been proposed so far, but there are few for power. In this paper, switching activity for each node of prefix graph is targeted as one of power measures at technology-independent level. We expand our timing-constrained area minimization algorithm to treat switching activities as the cost to be minimized. Switching activities are calculated by BDD-based method. Effects and issues of our approach are discussed through experimental results. |
| キーワード(和) | 演算器合成 / parallel prefix adder / 低消費電力 / スイッチング確率 / 動的計画法 |
| キーワード(英) | arithmetic synthesis / parallel prefix adder / low power / switching activitiy / dynamic programming |
| 資料番号 | VD2007-12 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2007/5/4(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 消費電力を考慮したprefix graph合成手法について(算術演算回路,システム設計及び一般) |
| サブタイトル（和） | |
| タイトル（英） | On power-conscious approach for prefix graph synthesis |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 演算器合成 / arithmetic synthesis |
| キーワード(2)（和/英） | parallel prefix adder / parallel prefix adder |
| キーワード(3)（和/英） | 低消費電力 / low power |
| キーワード(4)（和/英） | スイッチング確率 / switching activitiy |
| キーワード(5)（和/英） | 動的計画法 / dynamic programming |
| 第 1 著者 氏名（和/英） | 松永 多苗子 / Taeko MATSUNAGA |
| 第 1 著者 所属（和/英） | 早稲田大学大学院情報生産システム研究科 Graduate School of Information, Production and Systems Waseda University |
| 第 2 著者 氏名（和/英） | 松永 裕介 / Yusuke MATSUNAGA |
| 第 2 著者 所属（和/英） | 九州大学システムLSI研究センター System LSI Research Center, Kyushu University |
| 発表年月日 | 2007/5/4 |
| 資料番号 | VD2007-12 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 32 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |