| 講演名 | 2007-06-01 高並列アレイ型プロセッサIMAPCARのアーキテクチャとその技術展望(低消費電力化技術(2),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-) 京 昭倫, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 画像の圧縮伸長や認識などのメディア情報処理は、演算性能に対する要求が急昇する一方で、機器の携帯性維持のためには低消費電力であること、また開発期間短縮や保守性向上のためには高い柔軟性が必要であり、こうした高演算性能、低消費電力、そして高い柔軟性といった相反する3つの要求をバランスよく満足できる現実的なアーキテクチャ解の一つがメニーコア構成のプロセッサである。本稿ではその一つの実現例であり、画像認識処理アプリケーション向けに製品化された、128個の4Way VLIWコアをワンチップに集積した高並列SIMDプロセッサIMAPCARの実現に至るまでの研究概要と共に、他分野への展望をも含めたその今後の技術展開について述べる。 |
| 抄録(英) | Media information processing such as image compression and recognition are demending increasingly high computational performance nowadays, while still require to be low power for maintaining mobility and high reliability, and as well to provide high flexibility for reducing the development and maintainance effort of its applications. To balance these trading-off items (performance, power, and flexibility), many-core multiprocessor is becoming one promising processor architecture choice. In this paper, the author briefly described the total design strategy of IMAPCAR, a highly parallel SIMD processor integrating 128 of 4-Way VLIW cores for image recognition applications, and as well its technology perspective toward widening its application fields. |
| キーワード(和) | SIMDプロセッサ / 画像認識 / メニーコア / メモリアクセスパタン / 並列アルゴリズム |
| キーワード(英) | SIMD processor / Image recognition / Many-core / Memory access pattern / Parallel algorithm |
| 資料番号 | ICD2007-33 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2007/5/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高並列アレイ型プロセッサIMAPCARのアーキテクチャとその技術展望(低消費電力化技術(2),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-) |
| サブタイトル（和） | |
| タイトル（英） | Architecture of the Highly Parallel Array Processor IMAPCAR and its Technology Perspective |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SIMDプロセッサ / SIMD processor |
| キーワード(2)（和/英） | 画像認識 / Image recognition |
| キーワード(3)（和/英） | メニーコア / Many-core |
| キーワード(4)（和/英） | メモリアクセスパタン / Memory access pattern |
| キーワード(5)（和/英） | 並列アルゴリズム / Parallel algorithm |
| 第 1 著者 氏名（和/英） | 京 昭倫 / Shorin KYO |
| 第 1 著者 所属（和/英） | NECシステムIPコア研究所 System IP Core Research Laboratories, NEC Corporation |
| 発表年月日 | 2007-06-01 |
| 資料番号 | ICD2007-33 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 76 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |