| 講演名 | 2007-06-01 高速かつ正確なキャッシュシミュレーション法とその評価(設計技術/性能評価,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-) 小野 貴継, 井上 弘士, 村上 和彰, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では,高速かつ正確なキャッシュシミュレーション法について述べ,先行研究と定量的な比較を行い有効性を評価する.一般に,キャッシュメモリのシミュレーションにはトレース・ドリブン方式が用いられる.設計空間の拡大に伴い評価対象が増加しており,評価時間が長くなる傾向にある.トレース・サイズの削減によりシミュレーション時間を短縮できるが,精度が低下するという問題が生じる.そこで,本手法はメモリ・アクセスの特徴を利用し,精度を維持しつつ時間の短縮を実現する.先行研究と比較した結果,トレース・サイズは平均81.7%削減され,キャッシュ・ミス率の予測精度は平均34.6%向上した. |
| 抄録(英) | This paper proposes a fast, accurate cache simulation technique for efficient design space exploration, and shows its efficiency by means of comparing with a related approach. Trace-driven simulation is a well known methodology to measure memory-system performance, e.g. cache hit rates. One of advantages of this method is the high-speed of simulations. Since the trend increases the complexity of microprocessor chips, e.g. CMPs, however, it is strongly required to achieve much faster simulations without sacrificing the accuracy of performance prediction. The proposed approach first attempts to characterize the memory-access patters, and then generates a small but well-constructed memory-access trace as a stimulus of cache simulators. In our evaluation, it is observed that the proposed technique reduces the trace size by 81.7% while the accuracy of cache miss rates is improved by 34.6%, compared with SimPoint approach. |
| キーワード(和) | 性能評価 / シミュレーション / メモリ・システム |
| キーワード(英) | Performance evaluation / Simulation / Memory system |
| 資料番号 | ICD2007-27 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2007/5/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高速かつ正確なキャッシュシミュレーション法とその評価(設計技術/性能評価,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-) |
| サブタイトル（和） | |
| タイトル（英） | Fast, Accurate Cache Simulation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 性能評価 / Performance evaluation |
| キーワード(2)（和/英） | シミュレーション / Simulation |
| キーワード(3)（和/英） | メモリ・システム / Memory system |
| 第 1 著者 氏名（和/英） | 小野 貴継 / Takatsugu ONO |
| 第 1 著者 所属（和/英） | 九州大学大学院システム情報科学府情報理学専攻 Graduate School of Information Science and Electrical Engineering, Kyushu University |
| 第 2 著者 氏名（和/英） | 井上 弘士 / Koji INOUE |
| 第 2 著者 所属（和/英） | 九州大学大学院システム情報科学研究院 Faculty of Information Science and Electrical Engineering, Kyushu University |
| 第 3 著者 氏名（和/英） | 村上 和彰 / Kazuaki MURAKAMI |
| 第 3 著者 所属（和/英） | 九州大学大学院システム情報科学研究院 Faculty of Information Science and Electrical Engineering, Kyushu University |
| 発表年月日 | 2007-06-01 |
| 資料番号 | ICD2007-27 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 76 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |