| 講演名 | 2007-05-31 OFDM無線通信向き高速・低消費電力FFT回路の提案(低消費電力化技術(1),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-) 牛木 慎祐, 清水 一範, 中村 浩一, 後藤 敏, 池永 剛, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年,高速無線通信方式においてOFDM変調方式が注目されてきている.OFDM無線通信においてディジタル部の主処理であるFFT回路は,搬送波数に比例して回路規模や消費電力が増大するが,高性能化のために1024以上の搬送波を規定している標準規格もあり,大きな課題となっている.本稿では,回路規模の増大を抑えた高速・低消費電力手法を提案する.2つのSRAMと基底4バタフライ演算回路を使用し,1回のバタフライ演算に必要な4値をメモリの1ワードに格納することにより,回路規模と消費電力の増加を抑えて処理サイクル数を削減する.提案するFFT回路を設計し,従来手法と比較して処理サイクル数を約88%削減した.また同じスループットで比較した場合,消費電力を約46%削減出来ることを確認した. |
| 抄録(英) | OFDM attracts attention in digital wireless communication systems. In the FFT circuit which is main processing of digital section in OFDM, a circuit scale and power consumption increase in depending on the number of the carrier waves. However, there is standards carrier waves more than 1024 for a high-performance which becomes a big problem in hardware design. In this paper, we propose a high-throughput, low-power method which gives a good tradeoff between throughput, power dissipation and hardware complexity. Two SRAM and radix4 circuits which are necessary for 1 word memory read/write operation enables the FFT circuits to reduce the number of processing cycles. We implemented FFT circuits based on our proposed method. The proposed architecture can reduce processing cycles by about 88% compared to the comventional circuit. As a result, We can reduce power by about 46% compared to the conventional circuit in the same throughput. |
| キーワード(和) | OFDM / FFT / 高速処理 / 低消費電力 / メモリアクセス |
| キーワード(英) | OFDM / FFT / high-throughput / low-power / memory-access |
| 資料番号 | ICD2007-26 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2007/5/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | OFDM無線通信向き高速・低消費電力FFT回路の提案(低消費電力化技術(1),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-) |
| サブタイトル（和） | |
| タイトル（英） | A high-throughput, low-power FFT circuit for OFDM based wireless communication systems |
| サブタイトル（和） | |
| キーワード(1)（和/英） | OFDM / OFDM |
| キーワード(2)（和/英） | FFT / FFT |
| キーワード(3)（和/英） | 高速処理 / high-throughput |
| キーワード(4)（和/英） | 低消費電力 / low-power |
| キーワード(5)（和/英） | メモリアクセス / memory-access |
| 第 1 著者 氏名（和/英） | 牛木 慎祐 / Shinsuke USHIKI |
| 第 1 著者 所属（和/英） | 早稲田大学大学院情報生産システム研究科 Graduate School of Information, Production and Systems, Waseda University |
| 第 2 著者 氏名（和/英） | 清水 一範 / Kazunori SHIMIZU |
| 第 2 著者 所属（和/英） | 早稲田大学基幹理工学部 School of Science and Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 中村 浩一 / Koichi NAKAMURA |
| 第 3 著者 所属（和/英） | 早稲田大学大学院情報生産システム研究科 Graduate School of Information, Production and Systems, Waseda University |
| 第 4 著者 氏名（和/英） | 後藤 敏 / Satoshi GOTO |
| 第 4 著者 所属（和/英） | 早稲田大学大学院情報生産システム研究科 Graduate School of Information, Production and Systems, Waseda University |
| 第 5 著者 氏名（和/英） | 池永 剛 / Takeshi IKENAGA |
| 第 5 著者 所属（和/英） | 早稲田大学大学院情報生産システム研究科 Graduate School of Information, Production and Systems, Waseda University |
| 発表年月日 | 2007-05-31 |
| 資料番号 | ICD2007-26 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 76 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |