| 講演名 | 2007-05-31 独立に周波数制御可能な4320MIPS、SMP/AMP対応4プロセッサLSIの開発(マルチコア,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-) 早瀬 清, 吉田 裕, 亀井 達也, 芝原 真一, 西井 修, 服部 俊洋, 長谷川 淳, 高田 雅士, 入江 直彦, 内山 邦男, 小高 俊彦, 高田 究, 木村 啓二, 笠原 博徳, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 低消費電力と高性能を備えた、4320MIPS4プロセッサSOCを90nmプロセスで設計した。それぞれのプロセッサには、32KBのデータキャッシュを内蔵しており、プロセッサ間のデータキャッシュのコヒーレンシを維持するためのモジュールを内蔵する。プロセッサ毎に処理量に応じた周波数制御と、プロセッサ間のデータキャッシュのコヒーレンシを維持するスリープモードの採用により、低電力を実現する。 |
| 抄録(英) | 4320MIPS 4-processor SoC that provides with low power consumption and high performance was designed using 90nm process. The 32KB-data cache is built into each processor, and the module to maintain the coherency of the data cache between processors is built into. A low electric power is achieved by frequency control of each processor according to amount of processing and adopting sleep mode that maintains coherency of the data cache between processors. |
| キーワード(和) | マルチプロセッサ / 周波数独立制御 / キャッシュコヒーレンシ / MESI |
| キーワード(英) | multi processor / individually managed clock frequency / cache coherency / NESI protocol |
| 資料番号 | ICD2007-22 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2007/5/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 独立に周波数制御可能な4320MIPS、SMP/AMP対応4プロセッサLSIの開発(マルチコア,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-) |
| サブタイトル（和） | |
| タイトル（英） | A 4320MIPS four Processor-core SMP/AMP with Individually Managed Clock Frequency for Low Power Consumption |
| サブタイトル（和） | |
| キーワード(1)（和/英） | マルチプロセッサ / multi processor |
| キーワード(2)（和/英） | 周波数独立制御 / individually managed clock frequency |
| キーワード(3)（和/英） | キャッシュコヒーレンシ / cache coherency |
| キーワード(4)（和/英） | MESI / NESI protocol |
| 第 1 著者 氏名（和/英） | 早瀬 清 / Kiyoshi HAYASE |
| 第 1 著者 所属（和/英） | (株)ルネサステクノロジシステムコア技術統括部 Renesas Technology Corp. |
| 第 2 著者 氏名（和/英） | 吉田 裕 / Yutaka Yoshida |
| 第 2 著者 所属（和/英） | (株)ルネサステクノロジシステムコア技術統括部 Renesas Technology Corp. |
| 第 3 著者 氏名（和/英） | 亀井 達也 / Tatsuya KAMEI |
| 第 3 著者 所属（和/英） | (株)ルネサステクノロジシステムコア技術統括部 Renesas Technology Corp. |
| 第 4 著者 氏名（和/英） | 芝原 真一 / Shinichi SHIBAHARA |
| 第 4 著者 所属（和/英） | (株)ルネサステクノロジシステムコア技術統括部 Renesas Technology Corp. |
| 第 5 著者 氏名（和/英） | 西井 修 / Osamu NISHII |
| 第 5 著者 所属（和/英） | (株)ルネサステクノロジシステムコア技術統括部 Renesas Technology Corp. |
| 第 6 著者 氏名（和/英） | 服部 俊洋 / Toshihiro HATTORI |
| 第 6 著者 所属（和/英） | (株)ルネサステクノロジシステムコア技術統括部 Renesas Technology Corp. |
| 第 7 著者 氏名（和/英） | 長谷川 淳 / Atsushi HASEGAWA |
| 第 7 著者 所属（和/英） | (株)ルネサステクノロジシステムコア技術統括部 Renesas Technology Corp. |
| 第 8 著者 氏名（和/英） | 高田 雅士 / Masashi TAKADA |
| 第 8 著者 所属（和/英） | 日立製作所中央研究所 Hitachi Ltd. |
| 第 9 著者 氏名（和/英） | 入江 直彦 / Naohiko IRIE |
| 第 9 著者 所属（和/英） | 日立製作所中央研究所 Hitachi Ltd. |
| 第 10 著者 氏名（和/英） | 内山 邦男 / Kunio UCHIYAMA |
| 第 10 著者 所属（和/英） | 日立製作所中央研究所 Hitachi Ltd. |
| 第 11 著者 氏名（和/英） | 小高 俊彦 / Toshihiko ODAKA |
| 第 11 著者 所属（和/英） | 日立製作所中央研究所 Hitachi Ltd. |
| 第 12 著者 氏名（和/英） | 高田 究 / Kiwamu TAKADA |
| 第 12 著者 所属（和/英） | 日立超LSIシステムズ Hitach ULSI Systems Co., Ltd. |
| 第 13 著者 氏名（和/英） | 木村 啓二 / Keiji KIMURA |
| 第 13 著者 所属（和/英） | 早稲田大学 Waseda University |
| 第 14 著者 氏名（和/英） | 笠原 博徳 / Hironori KASAHARA |
| 第 14 著者 所属（和/英） | 早稲田大学 Waseda University |
| 発表年月日 | 2007-05-31 |
| 資料番号 | ICD2007-22 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 76 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |