| 講演名 | 2007-05-18 PAPRを低減する簡略化サブキャリア位相ホッピングを用いたMIMO-OFDM送信機のFPGA実装(無線ネットワーク,アドホックネットワーク,センサネットワーク,ユビキタスネットワーク,及び一般) 石田 雄祐, 須山 聡, 鈴木 博, 府川 和彦, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | MIMO-OFDM伝送において,サブキャリア位相ホッピング空間分割多重(SPH-SDM)は各サブキャリアの位相をランダムに回転させ,誤り訂正符号による周波数ダイバーシチ利得を高めることができる.さらに,SPH-SDMの送信信号のピーク対平均電力比(PAPR)を低減するため,SPH-SLMは複数の位相ホッピング・パターンから最もPAPRを低減できるものを選択し,一方SBPHは,位相回転を時間信号に対して行い計算量の多いIFFTの回数を削減している.しかしながら,前者のSPH-SLMのハードウェア・リアルタイム検証では,回路規模が非常に大きくなることが示されている.そこで本報告では,後者のSBPH送信機をFPGAに実装し,その構成や性能について明らかにする.実装した送信機は,無線LANに準拠した送信アンテナ2本のMIMO-OFDM送信機であり,16個の位相パターンから最適パターンをリアルタイムに選択する.実装の妥当性を検証するため,送信信号のPAPRのCCDF特性をFPGAボード内部で取得し,大幅にピーク電力を低減できることを示す.さらに,FPGAボード内で生成された送信信号のデータを用いてフェージング伝送路での平均パケット誤り率を計算機シミュレーションで評価し,浮動小数点で全伝送系を計算機シミュレーションした結果と一致することを明らかにする.最後に,SPH-SLM送信機と,ピーク抑制性能及び回路規模等について比較を行う. |
| 抄録(英) | In MIMO-OFDM mobile communications, Subcarrier Phase Hopping-Space Division Multiplexing (SPH-SDM) randomly rotates phases of the subcarrier signals, and thus can increase frequency diversity gain due to channel coding. To reduce peak to average power ratios (PAPRs) of signals transmitted by SPH-SDM, SPH-SLM and SBPH have also been proposed. SPH-SLM selects the optimum phase shift pattern to minimize the PAPR from predetermined patterns. On the other hand, SBPH performs phase shift for time-domain signals, and thus can reduce the number of IFFTs to require high complexity. However, a hardware verification of SPH-SLM in real time has shown that much large size electronic circuit is required for SPH-SLM. Therefore, this report shows how a SBPH transmitter can be implemented on FPGA board and details its structure and performance. This transmitter has two antennas for MIMO-OFDM and follows the wireless LAN standard. It can select the optimum phase shift pattern from 16 patterns in real time. As verification of the transmitter, we demonstrate that the transmitter can drastically reduce the peak power by investigating CCDF of PAPR of the transmitted signals which the FPGA board generates. Furthermore, a computer simulation obtains an average packet error rate (PER) over a fading channel by using information on the transmitted signals which the FPGA board provides, and shows that the average PER coincides with that of a whole computer simulation using the floating point. Finally, the transmitter is compared with that of SPH-SLM in terms of PAPR reduction, circuit size, and so on. |
| キーワード(和) | 移動通信 / MIMO-OFDM / 位相ホッピング / PAPR / 位相パターン制御 / FPGA |
| キーワード(英) | Mobile communication / MIMO-OFDM / phase hopping / PAPR / phase pattern control / FPGA |
| 資料番号 | RCS2007-9 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RCS |
|---|---|
| 開催期間 | 2007/5/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Radio Communication Systems (RCS) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | PAPRを低減する簡略化サブキャリア位相ホッピングを用いたMIMO-OFDM送信機のFPGA実装(無線ネットワーク,アドホックネットワーク,センサネットワーク,ユビキタスネットワーク,及び一般) |
| サブタイトル（和） | |
| タイトル（英） | FPGA Implementation of MIMO-OFDM Transmitter Using Simplified Subcarrier-Phase Hopping for PAPR Reduction |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 移動通信 / Mobile communication |
| キーワード(2)（和/英） | MIMO-OFDM / MIMO-OFDM |
| キーワード(3)（和/英） | 位相ホッピング / phase hopping |
| キーワード(4)（和/英） | PAPR / PAPR |
| キーワード(5)（和/英） | 位相パターン制御 / phase pattern control |
| キーワード(6)（和/英） | FPGA / FPGA |
| 第 1 著者 氏名（和/英） | 石田 雄祐 / Yusuke ISHIDA |
| 第 1 著者 所属（和/英） | 東京工業大学 Tokyo Institute of Technology |
| 第 2 著者 氏名（和/英） | 須山 聡 / Satoshi SUYAMA |
| 第 2 著者 所属（和/英） | 東京工業大学 Tokyo Institute of Technology |
| 第 3 著者 氏名（和/英） | 鈴木 博 / Hiroshi SUZUKI |
| 第 3 著者 所属（和/英） | 東京工業大学 Tokyo Institute of Technology |
| 第 4 著者 氏名（和/英） | 府川 和彦 / Kazuhiko FUKAWA |
| 第 4 著者 所属（和/英） | 東京工業大学 Tokyo Institute of Technology |
| 発表年月日 | 2007-05-18 |
| 資料番号 | RCS2007-9 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 38 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |