講演名 2007-04-27
全ディジタルPLLの位相雑音とスプリアス特性の解析(マイクロ波超伝導/一般)
寺尾 剛, 荒木 純道,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 標準ディジタル回路CMOSプロセスでの実装に適した局部発振器として,従来のPLLのコンポーネントをすべてディジタル化したPLL (ADPLL)が提案されている.本報告では,このADPLLについて発振器特性の指標である位相雑音とスプリアスの解析を行った.位相雑音については, Time-Digital Converter (TDC)が製造ばらつきをもつ場合に,中心周波数近傍での位相雑音レベルの上昇が起きることを解析とシミュレーションにより確認した.スプリアスについては,フラクショナル動作により生じるスプリアスの周波数位置を定め,その振幅を決定する要素を定性的に明らかにした.
抄録(英) All-Digital PLL(ADPLL) has been proposed for local oscillators of digital RF transceivers, which are suitable for CMOS single-chip transceivers. In this report, we analyze the phase noise and spurious level of ADPLL. We calculate how much the process variation in inverter chain of Time-to-Digital Converter(TDC) effects on phase noise of ADPLL, and verified with the simulation results. The frequency positions of spurious signals generated by the fractional behavior of PLL are also determined, and the parameters determining the spurious level are enumerated.
キーワード(和) ディジタルRF / PLL / ΣΔ変調 / ループフィルタ / TDC
キーワード(英) Digital RF / PLL / ΣΔ-Modulation / Loop Filter / TDC
資料番号 SCE2007-1,MW2007-1
発行日

研究会情報
研究会 SCE
開催期間 2007/4/20(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Superconductive Electronics (SCE)
本文の言語 JPN
タイトル(和) 全ディジタルPLLの位相雑音とスプリアス特性の解析(マイクロ波超伝導/一般)
サブタイトル(和)
タイトル(英) Phase Noise and Spurious Level Characteristics in All-Digital PLL
サブタイトル(和)
キーワード(1)(和/英) ディジタルRF / Digital RF
キーワード(2)(和/英) PLL / PLL
キーワード(3)(和/英) ΣΔ変調 / ΣΔ-Modulation
キーワード(4)(和/英) ループフィルタ / Loop Filter
キーワード(5)(和/英) TDC / TDC
第 1 著者 氏名(和/英) 寺尾 剛 / Tsuyoshi TERAO
第 1 著者 所属(和/英) 東京工業大学大学院 理工学研究科
Graduate School of Science an Engineering, Tokyo Institute of Technology
第 2 著者 氏名(和/英) 荒木 純道 / Kiyomichi ARAKI
第 2 著者 所属(和/英) 東京工業大学大学院 理工学研究科
Graduate School of Science an Engineering, Tokyo Institute of Technology
発表年月日 2007-04-27
資料番号 SCE2007-1,MW2007-1
巻番号(vol) vol.107
号番号(no) 27
ページ範囲 pp.-
ページ数 6
発行日