講演名 | 2007-04-13 Floating Body RAM技術開発及びその32nm nodeへ向けたScalability(新メモリ技術とシステムLSI) 中島 博臣, 楠 直樹, 篠 智彰, 東 知輝, 大澤 隆, 藤田 勝之, 幾見 宣之, 松岡 史宜, 福田 良, 渡辺 陽二, 南 良博, 坂本 篤史, 西村 潤, 浜本 毅司, 仁田山 晃寛, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | SOI基板上にFloating Body RAM技術の開発を行ってきたが、今回、SOI膜厚を43nmまで薄膜化し16Mbパターンチップイールド68%を達成した.さらに、デバイスシミュレーションにより、このFBC(Floating Body Cell)技術は、閾値電位差とリテンション時間を維持したまま32nm nodeまでスケーリング可能であることを実証した. |
抄録(英) | Technologies and improved performance of the Floating Body RAM are demonstrated. Reducing SOI thickness to 43nm, a 16Mb chip yield of 68% has been obtained. Device simulation proves that the Floating Body Cell is scalable to the 32nm node keeping signal margin (threshold voltage difference) and data retention time constant. |
キーワード(和) | FBC / SOI / DRAM / メモリ / スケーリング / スケーラビリティー / シミュレーション / CMOS |
キーワード(英) | FBC / SOI / DRAM / Memory / Scaling / Scalability / Simulation / CMOS |
資料番号 | ICD2007-10 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 2007/4/5(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | Floating Body RAM技術開発及びその32nm nodeへ向けたScalability(新メモリ技術とシステムLSI) |
サブタイトル(和) | |
タイトル(英) | Floating Body RAM Technology and its Scalability to 32nm Node and Beyond |
サブタイトル(和) | |
キーワード(1)(和/英) | FBC / FBC |
キーワード(2)(和/英) | SOI / SOI |
キーワード(3)(和/英) | DRAM / DRAM |
キーワード(4)(和/英) | メモリ / Memory |
キーワード(5)(和/英) | スケーリング / Scaling |
キーワード(6)(和/英) | スケーラビリティー / Scalability |
キーワード(7)(和/英) | シミュレーション / Simulation |
キーワード(8)(和/英) | CMOS / CMOS |
第 1 著者 氏名(和/英) | 中島 博臣 / Hiroomi NAKAJIMA |
第 1 著者 所属(和/英) | (株)東芝セミコンダクター社半導体研究開発センター Center for Semiconductor Research & Development, Toshiba Corp. |
第 2 著者 氏名(和/英) | 楠 直樹 / Naoki KUSUNOKI |
第 2 著者 所属(和/英) | (株)東芝セミコンダクター社半導体研究開発センター Center for Semiconductor Research & Development, Toshiba Corp. |
第 3 著者 氏名(和/英) | 篠 智彰 / Tomoaki SHINO |
第 3 著者 所属(和/英) | (株)東芝セミコンダクター社半導体研究開発センター Center for Semiconductor Research & Development, Toshiba Corp. |
第 4 著者 氏名(和/英) | 東 知輝 / Tomoki HIGASHI |
第 4 著者 所属(和/英) | 東芝マイクロエレクトロニクス(株) Toshiba Microelectronics Corp. |
第 5 著者 氏名(和/英) | 大澤 隆 / Takashi OHSAWA |
第 5 著者 所属(和/英) | (株)東芝セミコンダクター社半導体研究開発センター Center for Semiconductor Research & Development, Toshiba Corp. |
第 6 著者 氏名(和/英) | 藤田 勝之 / Katsuyuki FUJITA |
第 6 著者 所属(和/英) | (株)東芝セミコンダクター社半導体研究開発センター Center for Semiconductor Research & Development, Toshiba Corp. |
第 7 著者 氏名(和/英) | 幾見 宣之 / Nobuyuki IKUMI |
第 7 著者 所属(和/英) | (株)東芝セミコンダクター社半導体研究開発センター Center for Semiconductor Research & Development, Toshiba Corp. |
第 8 著者 氏名(和/英) | 松岡 史宜 / Fumiyoshi MATSUOKA |
第 8 著者 所属(和/英) | (株)東芝セミコンダクター社半導体研究開発センター Center for Semiconductor Research & Development, Toshiba Corp. |
第 9 著者 氏名(和/英) | 福田 良 / Ryo FUKUDA |
第 9 著者 所属(和/英) | (株)東芝セミコンダクター社半導体研究開発センター Center for Semiconductor Research & Development, Toshiba Corp. |
第 10 著者 氏名(和/英) | 渡辺 陽二 / Yoji WATANABE |
第 10 著者 所属(和/英) | (株)東芝セミコンダクター社半導体研究開発センター Center for Semiconductor Research & Development, Toshiba Corp. |
第 11 著者 氏名(和/英) | 南 良博 / Yoshihiro MINAMI |
第 11 著者 所属(和/英) | (株)東芝セミコンダクター社半導体研究開発センター Center for Semiconductor Research & Development, Toshiba Corp. |
第 12 著者 氏名(和/英) | 坂本 篤史 / Atsushi SAKAMOTO |
第 12 著者 所属(和/英) | 東芝情報システム(株) Toshiba Information Systems(Japan) Corp. |
第 13 著者 氏名(和/英) | 西村 潤 / Jun NISHIMURA |
第 13 著者 所属(和/英) | (株)東芝セミコンダクター社半導体研究開発センター Center for Semiconductor Research & Development, Toshiba Corp. |
第 14 著者 氏名(和/英) | 浜本 毅司 / Takeshi HAMAMOTO |
第 14 著者 所属(和/英) | (株)東芝セミコンダクター社半導体研究開発センター Center for Semiconductor Research & Development, Toshiba Corp. |
第 15 著者 氏名(和/英) | 仁田山 晃寛 / Akihiro NITAYAMA |
第 15 著者 所属(和/英) | (株)東芝セミコンダクター社半導体研究開発センター Center for Semiconductor Research & Development, Toshiba Corp. |
発表年月日 | 2007-04-13 |
資料番号 | ICD2007-10 |
巻番号(vol) | vol.107 |
号番号(no) | 1 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |