| 講演名 | 2007-04-12 低消費電力SoCプラットフィームに適し、電圧スケーラビリティ及び加速スクリーニング性を有する、Advanced-DFM RAM(新メモリ技術とシステムLSI) 島野 裕樹, 森下 玄, 堂坂 勝己, 有本 和民, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | Advanced-DFM(Design For Manufacture)RAMは、SRAMの直面する低電圧スケーリングとプロセス変動の問題に対する解を与える。本RAMは、広い動作マージンを持って0.6V動作の低電圧スケーラビリティと長時間のデータ保持特性を示した。メモリセルは、相補ダイナミックメモリ動作する2Cell/bitセルで構成され、マージナルセルを加速スクリーニングによって信頼性を高める、1Cell/bitテストモードを備えている。さらに、GNDビット線プリチャージセンス方式、及びSSW(Sense Synchronize Write)方式を適用した。 |
| 抄録(英) | The advanced-DFM (Design For Manufacturability) RAM provides the solution for the limitation of SRAM voltage scaling down and the countermeasure of the process fluctuations. The characteristics of this RAM are the voltage scalability (@0.6V operation) with wide operating margin and the reliability of long data retention time. The memory cell consists of 2Cell/bit with the complementary dynamic memory operation and has the 1Cell/bit test mode for the accelerated screening against the marginal cells. The GND bitline pre-charge sensing scheme and SSW (Sense Synchronized Write) peripheral circuit rechnologies are also adopted. |
| キーワード(和) | DFM RAM / 2Cell/bit / 低電圧スケーラビリティ / スクリーニングテスト / SoCメモリプラットフォーム |
| キーワード(英) | DFM RAM / 2cell/bit / low voltage scalability / screening test / SoC memory platform |
| 資料番号 | ICD2007-8 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2007/4/5(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 低消費電力SoCプラットフィームに適し、電圧スケーラビリティ及び加速スクリーニング性を有する、Advanced-DFM RAM(新メモリ技術とシステムLSI) |
| サブタイトル（和） | |
| タイトル（英） | A voltage scalable advanced DFM RAM with accelerated screening for low power SoC platform |
| サブタイトル（和） | |
| キーワード(1)（和/英） | DFM RAM / DFM RAM |
| キーワード(2)（和/英） | 2Cell/bit / 2cell/bit |
| キーワード(3)（和/英） | 低電圧スケーラビリティ / low voltage scalability |
| キーワード(4)（和/英） | スクリーニングテスト / screening test |
| キーワード(5)（和/英） | SoCメモリプラットフォーム / SoC memory platform |
| 第 1 著者 氏名（和/英） | 島野 裕樹 / Hiroki Shimano |
| 第 1 著者 所属（和/英） | (株)ルネサステクノロジシステムコア技術統括部 Renesas Technology Corp. |
| 第 2 著者 氏名（和/英） | 森下 玄 / Fukashi Morishita |
| 第 2 著者 所属（和/英） | (株)ルネサステクノロジシステムコア技術統括部 Renesas Technology Corp. |
| 第 3 著者 氏名（和/英） | 堂坂 勝己 / Katsumi Dosaka |
| 第 3 著者 所属（和/英） | (株)ルネサステクノロジシステムコア技術統括部 Renesas Technology Corp. |
| 第 4 著者 氏名（和/英） | 有本 和民 / Kazutami ARIMOTO |
| 第 4 著者 所属（和/英） | (株)ルネサステクノロジシステムコア技術統括部 Renesas Technology Corp. |
| 発表年月日 | 2007-04-12 |
| 資料番号 | ICD2007-8 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 1 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |