| 講演名 | 2007-04-12 書換え電流100μA,書換え速度416kB/sで動作する混載向け512kB相変化メモリ(新メモリ技術とシステムLSI) 小田部 晃, 半澤 悟, 北井 直樹, 長田 健一, 松井 裕一, 松崎 望, 高浦 則克, 茂庭 昌弘, 河原 尊之, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 0.13μm,1.5V CMOS技術を用いて,混載向け512kB相変化メモリを試作した。既開発の低電力相変化メモリセルを混載ROMモジュールに適用するために,次の3つの回路技術を開発した。第一に,書換え回路技術として,メモリアレイ内のセンスアンプをライトバッファに用いて1bit毎に書換えを行うセンスアンプ・プリフェッチ・シリアル書換え方式とビット線電圧を二段階に切り替える二段階セット方式の組合せにより,書換え電流100μAにて書換え速度416kB/sを達成した。第二に,読出し回路技術として,高速化のための電荷転送ダイレクトセンス方式を用いることにより,16bitデータ読出し時のセンスアンプの消費電流を280μAに抑えながらアレイ内のデータ読出し時間を9.9nsに短縮した。第三に,テスト回路技術として,メモリアレイ内のリーク電流を低減する待機電圧制御方式を用いることにより,評価可能なメモリセル抵抗値の範囲を3MΩから33MΩまで拡大した。以上の回路技術により,低電力動作の混載向け相変化メモリを実現した。 |
| 抄録(英) | An experimetal 512-kB embadded Phase Change Memory (PCM) is developed in a 0.13-μm 1.5-V CMOS technology. Three circuit techniques were developed to apply the previously developed low-power PCM cell to embedded ROM modules. A sense-amplifier-prefetch serial write scheme and a two-step set method achieve 416-kB/s write-throughput at 100-μA cell current. A charge-transfer direct-sense scheme has a 16-bit parallel read access time of 9.9 ns in a memory array drawing 280 μA. A standby voltage control scheme suppresses leakage current in the memory array and enlarges the range of measurable PCM cell resistance from 3 MΩ to 33 MΩ. These circuit techniques realize a low-power embedded PCM. |
| キーワード(和) | 相変化 / 混載メモリ / センスアンプ・プリフェッチ・シリアル書換え方式 / 二段階セット方式 / 電荷転送ダイレクトセンス方式 / 待機電圧制御方式 |
| キーワード(英) | Phase change / Embedded memory / Sense-amplifier-prefetch serial write scheme / Two-step set method / Charge-transfer direct-sense scheme / Standby voltage control scheme |
| 資料番号 | ICD2007-5 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2007/4/5(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 書換え電流100μA,書換え速度416kB/sで動作する混載向け512kB相変化メモリ(新メモリ技術とシステムLSI) |
| サブタイトル（和） | |
| タイトル（英） | A 512kB Embedded Phase Change Memory with 416kB/s Write Throughput at 100μA Cell Write Current |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 相変化 / Phase change |
| キーワード(2)（和/英） | 混載メモリ / Embedded memory |
| キーワード(3)（和/英） | センスアンプ・プリフェッチ・シリアル書換え方式 / Sense-amplifier-prefetch serial write scheme |
| キーワード(4)（和/英） | 二段階セット方式 / Two-step set method |
| キーワード(5)（和/英） | 電荷転送ダイレクトセンス方式 / Charge-transfer direct-sense scheme |
| キーワード(6)（和/英） | 待機電圧制御方式 / Standby voltage control scheme |
| 第 1 著者 氏名（和/英） | 小田部 晃 / Akira Kotabe |
| 第 1 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
| 第 2 著者 氏名（和/英） | 半澤 悟 / Satoru Hanzawa |
| 第 2 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
| 第 3 著者 氏名（和/英） | 北井 直樹 / Naoki Kitai |
| 第 3 著者 所属（和/英） | (株)日立超LSIシステムズ Hitachi ULSI Systems Co., Ltd. |
| 第 4 著者 氏名（和/英） | 長田 健一 / Kenichi Osada |
| 第 4 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
| 第 5 著者 氏名（和/英） | 松井 裕一 / Yuichi Matsui |
| 第 5 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
| 第 6 著者 氏名（和/英） | 松崎 望 / Nozomu Matsuzaki |
| 第 6 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
| 第 7 著者 氏名（和/英） | 高浦 則克 / Norikatsu Takaura |
| 第 7 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
| 第 8 著者 氏名（和/英） | 茂庭 昌弘 / Masahiro Moniwa |
| 第 8 著者 所属（和/英） | (株)ルネサステクノロジ Renesas Technology Corp. |
| 第 9 著者 氏名（和/英） | 河原 尊之 / Takayuki Kawahara |
| 第 9 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
| 発表年月日 | 2007-04-12 |
| 資料番号 | ICD2007-5 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 1 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |