| 講演名 | 2007/3/9 回路変更を用いたプロトタイプ設計検証における高速化(検証,組込技術とネットワークに関するワークショップETNET2007) 井上 敬太, 〓 唯頡, 木村 晋二, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 電子機器の普及に伴い,高機能化が進むSoC(System on Chip)開発において,設計期間の60%以上を占める検証期間の短縮が求められている.検証では,シミュレーションが主に用いられているので,シミュレーションの高速化が重要である.一般的には,FPGA などのハードウェアを用いたエミュレーションによってシミュレーションの高速化を図るが,エミュレーションによる高速化だけでは十分ではない.そこで同期式マイクロパイプライン方式を提案し,高速なクロックで機能検証を行う手法を示す.同期式パイプライン法は,一次元的に処理が行われる場合には有効に適用できる.また,パイプライン各段の組合せ回路の高速化として,組合せ回路の最長経路のfalse path化による手法,とくに0信号伝播と1信号伝播を分けて伝播する手法を示す. |
| 抄録(英) | In recent SoC (System on Chip) design, more then 60% of design period has been spent by the verification, so we need efficient verification method to reduce the verification time. In the verification, functional simulation is mainly applied, and the acceleration of the simulation by using hardware emulation with FPGA is considered effective. The emulation for large circuits, however, is rather slow, and the speed-up is expected for the reduction of the verification time. In this report, we show an accelerator method based on synchronous pipelining and false-path based combinational circuit delay reduction method. The synchronous pipelining is effective to one-dimensional processing circuits. In the false path-based methods, we focus on the 0&1 skip method where we propagate 0-signal and 1-signal separately. |
| キーワード(和) | FPGA / false path / 同期式マイクロパイプライン方式 / プロトタイピング / エミュレーション |
| キーワード(英) | FPGA / false path / Synchronous micro pipeline / Prototyping / Emulation |
| 資料番号 | CPSY2006-96,DC2006-110 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2007/3/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 回路変更を用いたプロトタイプ設計検証における高速化(検証,組込技術とネットワークに関するワークショップETNET2007) |
| サブタイトル（和） | |
| タイトル（英） | Acceleration of Prototyping Design Verification Using Circuit Modification |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | false path / false path |
| キーワード(3)（和/英） | 同期式マイクロパイプライン方式 / Synchronous micro pipeline |
| キーワード(4)（和/英） | プロトタイピング / Prototyping |
| キーワード(5)（和/英） | エミュレーション / Emulation |
| 第 1 著者 氏名（和/英） | 井上 敬太 / Keita INOUE |
| 第 1 著者 所属（和/英） | 早稲田大学院情報生産システム研究科 Graduate School of Information, Production, and Systems, Waseda University |
| 第 2 著者 氏名（和/英） | 〓 唯頡 / Xing WEIJIE |
| 第 2 著者 所属（和/英） | 早稲田大学院情報生産システム研究科 Graduate School of Information, Production, and Systems, Waseda University |
| 第 3 著者 氏名（和/英） | 木村 晋二 / Shinji KIMURA |
| 第 3 著者 所属（和/英） | 早稲田大学院情報生産システム研究科 Graduate School of Information, Production, and Systems, Waseda University |
| 発表年月日 | 2007/3/9 |
| 資料番号 | CPSY2006-96,DC2006-110 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 604 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |