講演名 | 2007/3/9 HW/SWコデザインにおける共有アドレス空間を介した統一的なモジュール間インタフェースの実現法(仕様,設計,移植,組込技術とネットワークに関するワークショップETNET2007) 山脇 彰, 岩根 雅彦, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | システムレベルデザインにおける抽象的なモジュール間インタフェースは,HW/SWコデザインシステムによって,HWでは専用の入出力制御回路に変換される.ただし,メモリアクセスパタンや必要なデータ量が異なる処理ごとに最適な入出力制御回路を生成することは難しい.さらに,メモリレイテンシの隠蔽に対する取り組みはコデザインシステムではあまり考慮されていない.そこで、コデザインシステムのハードウェアモジュールとしてセミプログラマブル再構成可能プロセッサ(SPRCP)の導入を提案する.SPRCPはメモリアクセス用簡易プロセッサ(LSU)と,ハードウェア構成部(EXU)がレジスタを挟んだ構成を持つ.EXUにとってデータ入出力は単なるレジスタ読み書きであり,柔軟なメモリアクセスはLSUがメモリアクセスプログラムを実行することによって提供される.LSUとEXUは並列に動作するため,処理とメモリアクセスをオーバラップできる.本稿を通して,メモリアクセスを隠蔽できる統一的なSW-HW間,HW-HW 間インタフェースを,SPRCPが提供し得ることを示す. |
抄録(英) | On a HW/SW co-design system, generating HW-HW and SW-SW interfaces is important to provide fair performance and hardware size. However, it is difficult to provide each process a specific interface circuit. Also, memory access latency becomes larger relative to the execution time reduced. This paper proposes introducing Semi-Programmable ReConfigurable Processor (SPRCP) to a HW/SW co-design system as a frame work of the hardware module. The SPRCP consists of a load/store unit and a hardware unit. The farmer is a tiny processor for memory access and the latter is a reconfigurable hardware unit. The register file is lies between them and provides the hardware unit an easy systematic interface. Instead of hardware unit, the load/store unit performs the flexible memory access and overlaps the memory accesses and hardware execution to hide memory access latency. |
キーワード(和) | コデザイン / インタフェース / 再構成可能プロセッサ / メモリ / ハードウェア設計法 |
キーワード(英) | codesign / interface / reconfigurable processor / memory / hardware design |
資料番号 | CPSY2006-89,DC2006-103 |
発行日 |
研究会情報 | |
研究会 | DC |
---|---|
開催期間 | 2007/3/9(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Dependable Computing (DC) |
---|---|
本文の言語 | JPN |
タイトル(和) | HW/SWコデザインにおける共有アドレス空間を介した統一的なモジュール間インタフェースの実現法(仕様,設計,移植,組込技術とネットワークに関するワークショップETNET2007) |
サブタイトル(和) | |
タイトル(英) | A Hardware Design Method Using Semi-Programmable Reconfigurable Processor |
サブタイトル(和) | |
キーワード(1)(和/英) | コデザイン / codesign |
キーワード(2)(和/英) | インタフェース / interface |
キーワード(3)(和/英) | 再構成可能プロセッサ / reconfigurable processor |
キーワード(4)(和/英) | メモリ / memory |
キーワード(5)(和/英) | ハードウェア設計法 / hardware design |
第 1 著者 氏名(和/英) | 山脇 彰 / Akira YAMAWAKI |
第 1 著者 所属(和/英) | 九州工業大学工学部 Faculty of Engineering, Kyushu Institute of Technology |
第 2 著者 氏名(和/英) | 岩根 雅彦 / Masahiko IWANE |
第 2 著者 所属(和/英) | 九州工業大学工学部 Faculty of Engineering, Kyushu Institute of Technology |
発表年月日 | 2007/3/9 |
資料番号 | CPSY2006-89,DC2006-103 |
巻番号(vol) | vol.106 |
号番号(no) | 604 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |