| 講演名 | 2007/3/9 SAに基づくFPGA配置アルゴリズムの領域分割による並列化(DRP,FPGA,組込技術とネットワークに関するワークショップETNET2007) 岡嶋 知宏, 有内 雄司, 久我 守弘, 飯田 全広, 末吉 敏則, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 配置処理はFPGA自動設計フローの中で最も時間を費やす工程の一つである.近年では,FPGAの性能向上によって実装回路の大規模化が進み,自動設計に要する時間が急激に増加しているため,FPGA配置の高速化は重要な課題となっている.本稿では,最も広く用いられているSAに基づくFPGA配置を対象として,クラスタコンピュータ上で領域分割による並列化を適用する.本来,SAは逐次性の強いアルゴリズムであり,並列化には適していない.しかし,FPGAは一般に規則的構造を持つため,物理的領域に従って問題を分割することが可能である.評価の結果,領域分割による並列化が大規模回路の配置に適しており,大規模回路において線形に近い速度向上を数%のコスト劣化で達成可能であることが分かった. |
| 抄録(英) | Placement is one of the most time-consuming processes in automatically logic synthesis and layout for FPGAs. As FPGAs have improved circuit performance, the circuit scale that is implemented by FPGAs becomes larger. Then the computation time devoted to placement has grown dramatically. In this paper, we applied the parallel algorithm that based on area partitioning to FPGA placement using SA on cluster computer. Generally FPGAs have regular structure, therefore, area partitioning technique is effective. Experimental results show that parallelization with area partitioning is effective when the circuit size is large. For large circuits, it achieves nearly linear speed up without significant cost deterioration. |
| キーワード(和) | FPGA配置 / 並列アルゴリズム / 領域分割 / クラスタコンピュータ |
| キーワード(英) | FPGA placement / parallel algorithm / area partitioning / cluster computer |
| 資料番号 | CPSY2006-87,DC2006-101 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2007/3/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | SAに基づくFPGA配置アルゴリズムの領域分割による並列化(DRP,FPGA,組込技術とネットワークに関するワークショップETNET2007) |
| サブタイトル（和） | |
| タイトル（英） | Parallelization with area partitioning for FPGA placement algorithm base on SA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA配置 / FPGA placement |
| キーワード(2)（和/英） | 並列アルゴリズム / parallel algorithm |
| キーワード(3)（和/英） | 領域分割 / area partitioning |
| キーワード(4)（和/英） | クラスタコンピュータ / cluster computer |
| 第 1 著者 氏名（和/英） | 岡嶋 知宏 / Tomohiro OKAJIMA |
| 第 1 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 2 著者 氏名（和/英） | 有内 雄司 / Yuji ARIUCHI |
| 第 2 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 3 著者 氏名（和/英） | 久我 守弘 / Morihiro KUGA |
| 第 3 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 4 著者 氏名（和/英） | 飯田 全広 / Masahiro IIDA |
| 第 4 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 5 著者 氏名（和/英） | 末吉 敏則 / Toshinori SUEYOSHI |
| 第 5 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 発表年月日 | 2007/3/9 |
| 資料番号 | CPSY2006-87,DC2006-101 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 604 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |