| 講演名 | 2007-03-09 リコンフィギャラブルプロセッサを用いたビタビ復号における消費電力の適応的最適化に関する研究(移動通信ワークショップ) 岸本 有玄, 春山 真一郎, 中川 正雄, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | ビタビ復号をハードウェアで実現する研究は過去に行われてきたが、拘束長の変化といった、複数の復号条件に適応させるには複数の回路を用意する必要があった。従来の再構成が可能なハードウェアであるFPGAやCPLDを使うことで複数の回路を用意する必要なくなったが、回路の書き換えに時間がかかる欠点が存在した。本研究では、動的な再構成が可能なリコンフィギャラブルプロセッサDAPDNA-IIに拘束長が3から6までのビタビ復号機のコンテキストを実装した。またリコンフィギャラブルプロセッサを用いることで、回路の書き換え時間の短縮を想定して、ある一定のSNRにおいてBER閾値の設定を行い、拘束長を変動させるシミュレーションを実行した。その結果、スループットを6.40Mbps,に固定した場合において、回路の書き換えが頻繁に行われる状況で、最高の性能の拘束長と比べると、40%-80%程の回路電力の削減を確認した。 |
| 抄録(英) | In past time, the research that Viterbi decoder is achieved on VLSI was studied, but it was unique research that Viterbi decoder has changed constraint length or any other decode conditions. Using FPGA (Field Programmable Gate Array) and CPLD (Complex Programmable Logic Device) which are traditional reprogrammable not need to prepare more decoding circuits, but there was a failure that it takes a long time to reconfigure the circuit. In this paper, we used Reconfigurable Processor DAPDNA-II and we had implemented Viterbi decoder among four constraint length from 3 to 6. In this paper, using BER and performed the simulation of changing constraint length. In the result, when the throughput was fixed on 6.40Mbps, and the reconfiguration of circuit was performing frequently, it is compared with constraint length of the best performance, we had confirmed the reduction of power consumption about 40%-80%. |
| キーワード(和) | ビタビ復号 / リコンフィギャラブルプロセッサ / ソフトウェア無線 |
| キーワード(英) | Viterbi decode / Reconfigurable Processor / Software-Defined Radio |
| 資料番号 | SR2006-90 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SR |
|---|---|
| 開催期間 | 2007/3/2(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Software Radio(SR) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | リコンフィギャラブルプロセッサを用いたビタビ復号における消費電力の適応的最適化に関する研究(移動通信ワークショップ) |
| サブタイトル（和） | |
| タイトル（英） | Adaptive Reduction of Power Consumption of Viterbi Decoder using Reconfigurable Processor |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ビタビ復号 / Viterbi decode |
| キーワード(2)（和/英） | リコンフィギャラブルプロセッサ / Reconfigurable Processor |
| キーワード(3)（和/英） | ソフトウェア無線 / Software-Defined Radio |
| 第 1 著者 氏名（和/英） | 岸本 有玄 / Yuken Kishimoto |
| 第 1 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Faculty of Science and Engineering, Keio University |
| 第 2 著者 氏名（和/英） | 春山 真一郎 / Shinichiro Haruyama |
| 第 2 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Faculty of Science and Engineering, Keio University |
| 第 3 著者 氏名（和/英） | 中川 正雄 / Masao Nakagawa |
| 第 3 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Faculty of Science and Engineering, Keio University |
| 発表年月日 | 2007-03-09 |
| 資料番号 | SR2006-90 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 558 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |