講演名 | 2007-03-09 超低遅延モバイルネットワークのための適応SR-SW-ARQ/FECの実験的評価(移動通信ワークショップ) 王 暁秋, 小西 聡, 北原 武, 中村 元, 鈴木 利則, 前原 文明, 太田 昌孝, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 筆者らは,IPパケットあたりのEnd-to-End間片方向遅延時間の目標値を10ミリ秒とする"超低遅延モバイルネットワークーク"の実現に向けた研究開発を進めている.これまでに,Selective-repeat型とStop-and-wait型の自動再送制御(Automatic RepeatreQuest:ARQ)を組み合わせたリンクレイヤにおける再送制御と,適応的に畳み込み符号の符号化率を変化させる物理レイヤでのエラー回復機構を組み合わせた"SR-SW-ARQ/FECM"を提案しており,計算機シミュレーションにより有効性を確認している.本稿では,Field Programmable Gate Array(FPGA)を用いて提案手法を実装したテストベッドを用いて,提案手法が各種ハードウェア処理遅延を含むシステムにおいても,シミュレーション結果から期待される性能を示すことを確認する. |
抄録(英) | In order to realize ultra low-latency mobile networks targeting unidirectional end-to-end latency of 10 milliseconds per IP packet, we proposed an adaptive error recovery scheme. However, in view of the fact that the simulation results to verify the effectiveness of the proposed scheme must be complemented by more realistic testing, we implemented the proposed scheme using a Field Programmable Gate Array (FPGA) and developed a testbed. The experimental evaluation results obtained using the testbed show similar IP packet loss rate (IP PLR) performances to those of the simulation results. Moreover, the IP PLR performances with end-to-end latency limitation (including transmission and processing latencies) are initially evaluated using the testbed. The experimental results verify the effectiveness of the proposed adaptive error recovery scheme using the testbed and indicate the potential to realize ultra low-latency mobile networks using the proposed error recovery scheme. |
キーワード(和) | 超低遅延モバイルネットワーク / 誤り訂正 / FPGA |
キーワード(英) | ultra low-latency mobile networks / recovery scheme / FPGA |
資料番号 | RCS2006-268 |
発行日 |
研究会情報 | |
研究会 | RCS |
---|---|
開催期間 | 2007/2/28(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Radio Communication Systems (RCS) |
---|---|
本文の言語 | ENG |
タイトル(和) | 超低遅延モバイルネットワークのための適応SR-SW-ARQ/FECの実験的評価(移動通信ワークショップ) |
サブタイトル(和) | |
タイトル(英) | Experimental Evaluation of Adaptive SR-SW-ARQ/FEC Scheme for Ultra Low-Latency Mobile Networks |
サブタイトル(和) | |
キーワード(1)(和/英) | 超低遅延モバイルネットワーク / ultra low-latency mobile networks |
キーワード(2)(和/英) | 誤り訂正 / recovery scheme |
キーワード(3)(和/英) | FPGA / FPGA |
第 1 著者 氏名(和/英) | 王 暁秋 / Xiaoqiu Wang |
第 1 著者 所属(和/英) | (株)KDDI研究所 KDDI R&D Laboratories Inc. |
第 2 著者 氏名(和/英) | 小西 聡 / Satoshi Konishi |
第 2 著者 所属(和/英) | (株)KDDI研究所 KDDI R&D Laboratories Inc. |
第 3 著者 氏名(和/英) | 北原 武 / Takeshi Kitahara |
第 3 著者 所属(和/英) | (株)KDDI研究所 KDDI R&D Laboratories Inc. |
第 4 著者 氏名(和/英) | 中村 元 / Hajime Nakamura |
第 4 著者 所属(和/英) | (株)KDDI研究所 KDDI R&D Laboratories Inc. |
第 5 著者 氏名(和/英) | 鈴木 利則 / Toshinori Suzuki |
第 5 著者 所属(和/英) | (株)KDDI研究所 KDDI R&D Laboratories Inc. |
第 6 著者 氏名(和/英) | 前原 文明 / Fumiaki Maehara |
第 6 著者 所属(和/英) | 早稲田大学理工学部 Waseda University |
第 7 著者 氏名(和/英) | 太田 昌孝 / Masataka Ohta |
第 7 著者 所属(和/英) | 東京工業大学大学院情報理工学研究科 Tokyo Institute of Technology |
発表年月日 | 2007-03-09 |
資料番号 | RCS2006-268 |
巻番号(vol) | vol.106 |
号番号(no) | 555 |
ページ範囲 | pp.- |
ページ数 | 4 |
発行日 |