| 講演名 | 2007-03-09 パスベース遅延解析におけるチップ内・チップ間バラツキを考慮した遅延分布計算(低消費電力/耐ノイズ・ばらつき設計(2),システムオンシリコン設計技術並びにこれを活用したVLSI) 本間 克己, 新田 泉, 澁谷 利行, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 統計的遅延解析(SSTA)は遅延バラツキを確率分布として扱うことでバラツキ考慮した回路遅延を計算する方法である。SSTAでは遅延バラツキを、各素子・配線で独立なチップ内バラツキと、各素子・配線に対し共通の変動を与えるチップ間バラツキに分けられる。本論文ではパスベースSSTAで各パスのチップ内、チップ間分布が与えられたとき、チップ間バラツキを考慮してチップ全体の遅延分布計算を行う新しい手法を提案する。提案手法を実チップデータに適用し、従来手法より正確に計算できることを示す。 |
| 抄録(英) | Statistical Timing Analysis(SSTA) is a method that calculates circuit delay statistically with process variations. In SSTA, the delay variations are divided into intra-die and inter die variations. Intra-die variations are independent for each cells and lines in a chip. Inter-chip variations area governed by one variation on a chip. In this paper, we propose a new method of computing whole chip delay distribution considering inter and intra-chip variations in path-based SSTA. In practical LSI data experiments, it is confirmed that the propose method is more accurate than previous methods. |
| キーワード(和) | 統計的遅延解析 / チップ内・チップ間バラツキ / パスベース解析 |
| キーワード(英) | Statistical Static Timing Analysis / Intra-die variations / Inter-die variations / Path-based Analysis |
| 資料番号 | VLD2006-156,ICD2006-247 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2007/3/2(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | パスベース遅延解析におけるチップ内・チップ間バラツキを考慮した遅延分布計算(低消費電力/耐ノイズ・ばらつき設計(2),システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | Statictical Delay Computation of Path-Based Timing Analysis Considering Inter and Intra-Chip Variations |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 統計的遅延解析 / Statistical Static Timing Analysis |
| キーワード(2)（和/英） | チップ内・チップ間バラツキ / Intra-die variations |
| キーワード(3)（和/英） | パスベース解析 / Inter-die variations |
| 第 1 著者 氏名（和/英） | 本間 克己 / Katsumi HOMMA |
| 第 1 著者 所属（和/英） | 富士通研究所ITコア研究所CAD研究部 FUJITSU LABORATORIES LTD. |
| 第 2 著者 氏名（和/英） | 新田 泉 / Izumi NITTA |
| 第 2 著者 所属（和/英） | 富士通研究所ITコア研究所CAD研究部 FUJITSU LABORATORIES LTD. |
| 第 3 著者 氏名（和/英） | 澁谷 利行 / Toshiyuki SHIBUYA |
| 第 3 著者 所属（和/英） | 富士通研究所ITコア研究所CAD研究部 FUJITSU LABORATORIES LTD. |
| 発表年月日 | 2007-03-09 |
| 資料番号 | VLD2006-156,ICD2006-247 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 549 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |