| 講演名 | 2007-03-08 算術分解を用いた基数変換回路の構成法(3)(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI) 井口 幸洋, 笹尾 勤, 松浦 宗寛, 青山 俊一, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | デジタル信号処理では,高速演算のために2以外の基数がよく用いられる.また,金融計算では,10進数が2進数の代わりに用いられる.このような場合,基数変換回路が必要である.我々は,2進数をq進数に変換する新しい基数変換回路の構成法を提案している.これは,weighted-wum(WS)関数の概念に基づく新しい方法である.各桁のWS関数をLUTカスケードと2進加算器とで計算し,それらをq進加算器で足し合わせることで基数変換器を構成する.本稿では,基数変換の合成ツールを開発したので報告する.これは,FPGA上の組込みメモリのデータ・パターンとVerilog-HDLでの回路記述を生成する.16ビットの2進10進変換器を例にその結果を示す. |
| 抄録(英) | In digital signal processing, radixes other than two are often used for high-speed computation. In the computation for finance, decimal numbers are used instead of binary numbers. In such cases, radix converters are necessary. Design methods for binary to q-nary converters were presented by us. It introduced a new design technique based on weighted-sum (WS) functions. We compute a WS function for each digit by an LUT cascade and a binary adder, then add adjacent digits with q-nary adders. We developed a synthesis tool which produces Verilog-HDL files and data patterns of embedded memories on FPGAs. A 16-bit binary to decimal converter is designed to show the tool. |
| キーワード(和) | 基数変換 / 多値論理 / LUTカスケード |
| キーワード(英) | Radix converter / Multiple valued logic / LUT cascades |
| 資料番号 | VLD2006-135,ICD2006-226 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2007/3/1(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 算術分解を用いた基数変換回路の構成法(3)(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | Design Method of Radix Converters Using Arithmetic Decompositions(3) |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 基数変換 / Radix converter |
| キーワード(2)（和/英） | 多値論理 / Multiple valued logic |
| キーワード(3)（和/英） | LUTカスケード / LUT cascades |
| 第 1 著者 氏名（和/英） | 井口 幸洋 / Yukihiro IGUCHI |
| 第 1 著者 所属（和/英） | 明治大学理工学部情報科学化 Department of Computer Science, Meiji University |
| 第 2 著者 氏名（和/英） | 笹尾 勤 / Tsutomu SASAO |
| 第 2 著者 所属（和/英） | 九州工業大学情報工学部電子情報工学科 Department of Computer Science and Electronics, Kyushu Institute of Technology |
| 第 3 著者 氏名（和/英） | 松浦 宗寛 / Munehiro MATSUURA |
| 第 3 著者 所属（和/英） | 九州工業大学情報工学部電子情報工学科 Department of Computer Science and Electronics, Kyushu Institute of Technology |
| 第 4 著者 氏名（和/英） | 青山 俊一 / Toshikazu AOYAMA |
| 第 4 著者 所属（和/英） | 明治大学理工学部情報科学化 Department of Computer Science, Meiji University |
| 発表年月日 | 2007-03-08 |
| 資料番号 | VLD2006-135,ICD2006-226 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 548 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |