講演名 2007/3/1
配線後の修正作業を容易にする自動配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
横丸 敏彦, 吉川 隆英, 金澤 裕治,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 自動配線ツールを用いたLSI設計手法では、デザインルールやタイミング制約を満たすように、自動配線後に論理の修正や配線の修正作業が必要になる。この修正作業はツールもしくは人手で行われるが、TATを短くするために、極力影響範囲を小さく抑えて修正を行うことが求められる。そこで本稿では、修正の影響範囲をできるだけ小さくするため(1)あらかじめ論理の固まりごとにまとめて配線するバンドル配線、(2)修正時に変更範囲をできるだけ小さく抑える配線修正機能、を提案する。そして、この手法を商用大規模CPUプロセッサに対して適用した結果、修正が容易で短時間に行えるようになったことを示す。
抄録(英) In LSI designing with automatic routing tools, correcting logics or routing results after automatic routing is necessary to satisfy design rules and timing limitations. The logics or routing results are corrected by CAD tools or manually. In order to make TAT short, these corrections might not to affect other routing results. In this paper, we propose two new routing methods; (1)bundle-routing: tying logic clusters and routing in a bundle for the first, and (2) local correction: auto correcting wires in a small restricted area; to keep the modification area smaller. We apply these methods to the commercial large-scale CPU processor, and the results show that our methods make it easy to modify wires and then shorten the correction time.
キーワード(和) 自動配線 / バンドル配線 / 配線修正
キーワード(英) automatic routing / bundle-routing / correction of routing
資料番号 VLD-2006-132,ICD2006-223
発行日

研究会情報
研究会 VLD
開催期間 2007/3/1(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) 配線後の修正作業を容易にする自動配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
サブタイトル(和)
タイトル(英) Automatic routing methods to make it easy to modify after routing
サブタイトル(和)
キーワード(1)(和/英) 自動配線 / automatic routing
キーワード(2)(和/英) バンドル配線 / bundle-routing
キーワード(3)(和/英) 配線修正 / correction of routing
第 1 著者 氏名(和/英) 横丸 敏彦 / Toshihiko YOKOMARU
第 1 著者 所属(和/英) 株式会社富士通研究所ITコア研究所CAD研究部
CAD Laboratory, Information Technology Core Laboratories, Fujitsu Laboratories Ltd.
第 2 著者 氏名(和/英) 吉川 隆英 / Takahide YOSHIKAWA
第 2 著者 所属(和/英) 株式会社富士通研究所ITコア研究所CAD研究部
CAD Laboratory, Information Technology Core Laboratories, Fujitsu Laboratories Ltd.
第 3 著者 氏名(和/英) 金澤 裕治 / Yuzi KANAZAWA
第 3 著者 所属(和/英) 株式会社富士通研究所ITコア研究所CAD研究部
CAD Laboratory, Information Technology Core Laboratories, Fujitsu Laboratories Ltd.
発表年月日 2007/3/1
資料番号 VLD-2006-132,ICD2006-223
巻番号(vol) vol.106
号番号(no) 548
ページ範囲 pp.-
ページ数 6
発行日