講演名 2007-03-08
ポテンシャル ラウタ(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
梶谷 洋司,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 平面配線領域を信号ピンを点とするグラフでシミュレートし、点に仮想ポテンシャルを与えて電界を生成し、付随する等ポテンシャル線をポテンシャル勾配を表す枝で制御して配線経路として使う新しい配線パラダイムを提供する。本文の前半では、このモデルをグラフ理論的に解明する。後半ではこのグラフが配線を一意に決める枠組みを提案する。等ポテンシャル線は「存在する、切れない、交わらない」ので配線は等ポテンシャル線の選択作業である。また配線の切断や制限が考察の対象である奇体な配線アルゴリズムである。無限の配線多様性を備えたField-Unprogrammable-Pin-Array(FUPA)と呼べるアーキテクチャーである。また配線の本質的困難と考えられている配線順序依存性から脱却している。
抄録(英) A new paradigm of planar routing is proposed. A route of a net is guided by the equipotent-lines which are generated by the potentials given to pins distributed over the routing area. Each net is also assigned with its potential and driven to its path in the potential field. This paper provides the condition for a potential graph to guide the routes of all nets uniquely. Since equi-potent lines exist, never disconnect, never cross with others, routing in this paradigm is to restrict or cut equipotent-lines. The set of potentials completes all the routes simultaneously, thus we have finally a router free from sufferings caused by the order of nets to be processed.
キーワード(和) ポテンシャル / 平面配線 / 引き出し配線 / 等電位線
キーワード(英) planar routig / escape routig / equipotent line / potential field
資料番号 VLD2006-129,ICD2006-220
発行日

研究会情報
研究会 VLD
開催期間 2007/3/1(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) ポテンシャル ラウタ(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
サブタイトル(和)
タイトル(英) The Potential Router
サブタイトル(和)
キーワード(1)(和/英) ポテンシャル / planar routig
キーワード(2)(和/英) 平面配線 / escape routig
キーワード(3)(和/英) 引き出し配線 / equipotent line
キーワード(4)(和/英) 等電位線 / potential field
第 1 著者 氏名(和/英) 梶谷 洋司 / Yoji KAJITANI
第 1 著者 所属(和/英) 北九州市立大学
Faculty of Environmental Engineering, The University of Kitakyushu
発表年月日 2007-03-08
資料番号 VLD2006-129,ICD2006-220
巻番号(vol) vol.106
号番号(no) 548
ページ範囲 pp.-
ページ数 6
発行日