| 講演名 | 2007-03-08 低電力・高速90nm-CMOSクロック回路の開発(メモリ/クロック,システムオンシリコン設計技術並びにこれを活用したVLSI) 萩原 洋介, 永山 卓, 小林 伸彰, 榎本 忠儀, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 予め遅延、電力を最適化したクロックドライバとレジスタアレイモジュールで構成する、新たなクロック回路アーキテクチャを提案する。分木数がx、ファンアウト数がy_P(=x^ |
| 抄録(英) | The power dissipation (P_T) and delay time (t_T) of CMOS clock circuit, that consisted of a clock driver and register array modules, was minimized. The CMOS clock driver, whose fan-outs was given by x^ |
| キーワード(和) | クロックドライバ / レジスタアレイ / CMOS / 遅延時間 |
| キーワード(英) | clock driver / register / CMOS / active power / delay-time |
| 資料番号 | VLD2006-128,ICD2006-219 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2007/3/1(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 低電力・高速90nm-CMOSクロック回路の開発(メモリ/クロック,システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | Low Power and High Speed Clock Distribution Technique fo 90-nm CMOS LSIs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | クロックドライバ / clock driver |
| キーワード(2)（和/英） | レジスタアレイ / register |
| キーワード(3)（和/英） | CMOS / CMOS |
| キーワード(4)（和/英） | 遅延時間 / active power |
| 第 1 著者 氏名（和/英） | 萩原 洋介 / Yousuke Hahiwara |
| 第 1 著者 所属（和/英） | 中央大学大学院理工学研究科情報工学専攻 Graduate School of Science and Engineering, Chuo University |
| 第 2 著者 氏名（和/英） | 永山 卓 / Suguru Nagayama |
| 第 2 著者 所属（和/英） | 中央大学大学院理工学研究科情報工学専攻 Graduate School of Science and Engineering, Chuo University |
| 第 3 著者 氏名（和/英） | 小林 伸彰 / Nobuaki Kobayashi |
| 第 3 著者 所属（和/英） | 中央大学大学院理工学研究科情報工学専攻 Graduate School of Science and Engineering, Chuo University |
| 第 4 著者 氏名（和/英） | 榎本 忠儀 / Tadayoshi Enomoto |
| 第 4 著者 所属（和/英） | 中央大学大学院理工学研究科情報工学専攻 Graduate School of Science and Engineering, Chuo University |
| 発表年月日 | 2007-03-08 |
| 資料番号 | VLD2006-128,ICD2006-219 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 548 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |