| 講演名 | 2007-03-08 統計的推定を用いたクロックデスキューに対する一手法(メモリ/クロック,システムオンシリコン設計技術並びにこれを活用したVLSI) 大谷 直毅, 橋爪 裕子, 高島 康裕, 中村 祐一, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年のLSI製造では技術の進歩により微細化が進んでおり,その結果,設計時に想定していた様々な性能値から製造時にずれが生じるいわゆる製造ばらつきが深刻な問題となっている.その対策のひとつとして,製造後に遅延値を調整できる素子(PDE)をクロックツリーに挿入し,クロック到着時刻を調整するデスキュー手法がある.既存のデスキュー手法では,全てのFFのクロック到着時刻を測定し,PDEの遅延量を線形計画法で決定する.しかし,全FFのクロック到着時刻の測定には多大なコストを要し,実際の問題には適用が難しい.本稿では製造ばらつきは正規分布に従うとの仮定の下で,一部のFFにおけるクロック到着時刻を測定し,その値に基づき残りのFFのクロック到着時刻を推定するするデスキュー手法を提案する.実験により,提案手法では,0.6%のFFのクロック到着時刻を測定した結果,全FFを測定したものと同程度の良品率が得られることを示した. |
| 抄録(英) | In deep-submicron technology, process variations can severely affect the performance and the yield of VLSI chips. As a countermeasure to the variations, deskew, which insert Programmable Delay Elements (PDEs) into the clock tree and adjust clock arrival times has been proposed. One of the previous deskew methods measures clock arrival times of all FFs and determines PDE delays by Linear Programming (LP). However, it is difficult to apply the method to practical problems, since the test cost to measure the clock arrival times of all FFs seems to be too high. In this paper, we propose a novel deskew method in which the arrival clock times of only small amount of FFs are measured and that of the rests are presumed under the assumption that process variation follows Gaussian distribution. Experiments show that our deskew method outputs the rate of the non-defective chips by measuring the arrival time of only 0.6% of FFs to improve as high as that by measuring the arrival time of all FFs. |
| キーワード(和) | デスキュー / Programmable Delay Element(PDE) / 線形計画法 / 正規分布 |
| キーワード(英) | Deskew / Programmable Delay Element (PDE) / Linear programming / Gaussian distribution |
| 資料番号 | VLD2006-126,ICD2006-217 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2007/3/1(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 統計的推定を用いたクロックデスキューに対する一手法(メモリ/クロック,システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | A Clock Deskew Method Using Statistical Presumption |
| サブタイトル（和） | |
| キーワード(1)（和/英） | デスキュー / Deskew |
| キーワード(2)（和/英） | Programmable Delay Element(PDE) / Programmable Delay Element (PDE) |
| キーワード(3)（和/英） | 線形計画法 / Linear programming |
| キーワード(4)（和/英） | 正規分布 / Gaussian distribution |
| 第 1 著者 氏名（和/英） | 大谷 直毅 / Naoki OTANI |
| 第 1 著者 所属（和/英） | 北九州市立大学 Department of Infromation and Media Sciences, Faculty of Environmental Engineering |
| 第 2 著者 氏名（和/英） | 橋爪 裕子 / Yuko HASHIZUME |
| 第 2 著者 所属（和/英） | 北九州市立大学 Department of Infromation and Media Sciences, Faculty of Environmental Engineering |
| 第 3 著者 氏名（和/英） | 高島 康裕 / Yasuhiro TAKASHIMA |
| 第 3 著者 所属（和/英） | 北九州市立大学 Department of Infromation and Media Sciences, Faculty of Environmental Engineering |
| 第 4 著者 氏名（和/英） | 中村 祐一 / Yuichi NAKAMURA |
| 第 4 著者 所属（和/英） | NECメディア情報研究所 Media and Infromation Research Labs., NEC Corp. |
| 発表年月日 | 2007-03-08 |
| 資料番号 | VLD2006-126,ICD2006-217 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 548 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |