| 講演名 | 2007-03-08 差動増幅器を用いた全並列型アナログ・デジタル混載連想メモリ(メモリ/クロック,システムオンシリコン設計技術並びにこれを活用したVLSI) 田中 裕己, / 小出 哲士 /, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 予めメモリ内に入力されている参照データの中から,入力された検索データに最も近いデータを出力するアナログ・デジタル混載全並列型連想メモリをこれまでに開発してる.本報告では,提案している連想メモリの更なる高速,高信頼性,小面積化を実現するために,最小距離検索回路に差動増幅器を用いる方法を提案する.提案手法を用いた新しい連想メモリ回路を0.35μmCMOS技術にてチップ試作を行った.また,提案回路のシミュレーション結果から,5ビット,16ユニット,64参照パターンの場合において,面積5.475mm^2,遅延時間80ns以下,消費電力130mW以下での動作を確認した. |
| 抄録(英) | A mixed digital-analog fully parallel associative memory with differential amplifier for winner search is proposed. The use of proposed differential amplifier for winner search improves the speed, reliability and area efficiency of the associative memory based system. We have tested the functionality of the proposed system by schematic circuit simulation and then designed a test chip for verification. The test chip consumes 5.48mm^2 area in 0.35μm CMOS technology for 64 reference patterns with 16 binaries of 5-bit. The operation speed of the system is less than 80 ns with an average power consumption of around 150 mW. |
| キーワード(和) | アナログ・デジタル混載 / 連想メモリ / 最小距離検索回路 / 差動増幅器 |
| キーワード(英) | mixed analog-digital / associative memory / minimum distance search circuit / differential amplifier |
| 資料番号 | VLD2006-124,ICD2006-215 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2007/3/1(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 差動増幅器を用いた全並列型アナログ・デジタル混載連想メモリ(メモリ/クロック,システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | Mixed Analog-Digital Fully-parallel Associative Memory with Differential Amplifier |
| サブタイトル（和） | |
| キーワード(1)（和/英） | アナログ・デジタル混載 / mixed analog-digital |
| キーワード(2)（和/英） | 連想メモリ / associative memory |
| キーワード(3)（和/英） | 最小距離検索回路 / minimum distance search circuit |
| キーワード(4)（和/英） | 差動増幅器 / differential amplifier |
| 第 1 著者 氏名（和/英） | 田中 裕己 / Yuki TANAKA |
| 第 1 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevices and Systems, Hiroshima University |
| 第 2 著者 氏名（和/英） | / 小出 哲士 / / Md. Anwarul ABEDIN |
| 第 2 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevices and Systems, Hiroshima University |
| 発表年月日 | 2007-03-08 |
| 資料番号 | VLD2006-124,ICD2006-215 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 548 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |