| 講演名 | 2007-03-08 アプリケーションプロセッサ向けデータキャッシュ構成最適化システムとその評価(プロセッサ合成/高位合成,システムオンシリコン設計技術並びにこれを活用したVLSI) 堀内 一央, 小原 俊逸, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では複数のキャッシュ構成の候補から特定アプリケーションに適した構成を選択するためのキャッシュ構成最適化システムを提案する.キャッシュ構成最適化システムはキャッシュ構成最適化アルゴリズムとキャッシュ性能評価系から構成される.キャッシュ構成最適化アルゴリズムは複数のキャッシュ型,キャッシュサイズ,ブロックサイズを最適化しアプリケーションに最適なキャッシュ構成を選択する.キャッシュ性能評価系はキャッシュ構成最適化アルゴリズムにおいてキャッシュ構成を選択するための指標としてメモリアクセス要求,メモリ性能,キャッシュ構成から総メモリアクセス時間を求める.キャッシュ構成最適化アルゴリズムとキャッシュ性能評価系を連動させることでアプリケーションに最適なキャッシュ構成を得ることができる.計算機実験を行った結果を示し,既存手法と比較することで評価を行い有効性を確認した. |
| 抄録(英) | Microprocessor cores are increasingly being used in embedded systems. One major factor in improving the performance of these emvedded processors is the use of data and instruction caches. In this paper, we propose a cache architecture optimization system to select a suitable cache architecture from various candidate cache types. Our cache architecture optimization system is composed of a cache performance estimation and a cache architecture optimization algorithm. First, the cache architecture estimation obtains a total memory access time of each cache architecture. And then among the results, the cache architecture optimization algorithm selects the best cache type, cahce size, and the block size for a targeted application. Using the proposed cache architecture optimization system, we can obtain cache architectures with smaller area and simpler cache type under the same memory access time constraint. We demonstrate the feasibility of our approach by applying it to a JPEG encoder. |
| キーワード(和) | データキャッシュ / キャッシュ最適化 / 組み込みシステム / プロセッサコア |
| キーワード(英) | data cache / cache optimization / embedded system / processor core |
| 資料番号 | VLD2006-122,ICD2006-213 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2007/3/1(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | アプリケーションプロセッサ向けデータキャッシュ構成最適化システムとその評価(プロセッサ合成/高位合成,システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | A Data Cache Optimization System for Application Processor Cores and Its Experimental Evaluations |
| サブタイトル（和） | |
| キーワード(1)（和/英） | データキャッシュ / data cache |
| キーワード(2)（和/英） | キャッシュ最適化 / cache optimization |
| キーワード(3)（和/英） | 組み込みシステム / embedded system |
| キーワード(4)（和/英） | プロセッサコア / processor core |
| 第 1 著者 氏名（和/英） | 堀内 一央 / Kazuhisa HORIUCHI |
| 第 1 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 第 2 著者 氏名（和/英） | 小原 俊逸 / Shunitsu KOHARA |
| 第 2 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 第 3 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 3 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 第 4 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 4 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 第 5 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 5 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 発表年月日 | 2007-03-08 |
| 資料番号 | VLD2006-122,ICD2006-213 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 548 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |