| 講演名 | 2007-03-08 SIMD型プロセッサコアを対象としたハードウェア/ソフトウェア分割フレームワーク(プロセッサ合成/高位合成,システムオンシリコン設計技術並びにこれを活用したVLSI) 大東 真崇, 小原 俊逸, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では,SIMD型プロセッサコアを対象としたハードウェア/ソフトウェア(HW/SW)協調合成システム「SPADES」においてHW/SW分割フレームワークを提案する.SPADESはアプリケーションに特化した面積・性能に過不足のないプロセッサコアの自動合成を目的とする.SPADESの核となるHW/SW分割では,アプリケーションを最速処理可能となるようなプロセッサコア構成からプロセッサコアに付加される演算器やレジスタ等のハードウェアユニットを削減していき,最適なプロセッサコア構成を探索する.提案するHW/SW分割フレームワークにより,プロセッサコア構成探索を可能とし,アプリケーションの性能要求に応じた小面積のSIMD型プロセッサコア構成を得ることが出来る.また,提案フレームワークはモジュール単位で構成されているため,変更および拡張を容易に実現できる.計算機実験により提案フレームワークを評価し,結果を報告する. |
| 抄録(英) | This paper proposes a hardware/software(HW/SW) partitioning framework for HW/SW cosynthesis system named SPADES. SPADES is a system to synthesis processor core specialized in application automatically. Synthesized processor core would be just enough in area and performance. A HW/SW partitoner, a core part in SPADES, first decides hardware constructions which enables to process application with all speed. And then reduces hardware units (functional units, registers, and so on) to explore optimum hardware constructions. Proposal framework enables to explore optimum hardware constructions and to synthesis much smaller SIMD processor core specialized in application. In addition, because of proposal framework is divided as modules, it enables to change or extend the system without difficulty. The experimental results show effectiveness of the proposed framework. |
| キーワード(和) | ハードウェア/ソフトウェア協調合成 / ハードウェア/ソフトウェア分割 / フレームワーク / プロセッサコア / SIMD型命令 |
| キーワード(英) | hardware/sofrware cosynthesis / hardware/software partitioning / framework / processor core / packed SIMD type instructions |
| 資料番号 | VLD2006-120,ICD2006-211 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2007/3/1(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | SIMD型プロセッサコアを対象としたハードウェア/ソフトウェア分割フレームワーク(プロセッサ合成/高位合成,システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | A Hardware/Software Partitioning Framework for SIMD Processor Cores |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ハードウェア/ソフトウェア協調合成 / hardware/sofrware cosynthesis |
| キーワード(2)（和/英） | ハードウェア/ソフトウェア分割 / hardware/software partitioning |
| キーワード(3)（和/英） | フレームワーク / framework |
| キーワード(4)（和/英） | プロセッサコア / processor core |
| キーワード(5)（和/英） | SIMD型命令 / packed SIMD type instructions |
| 第 1 著者 氏名（和/英） | 大東 真崇 / Masataka OHIGASHI |
| 第 1 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 第 2 著者 氏名（和/英） | 小原 俊逸 / Shunitsu KOHARA |
| 第 2 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 第 3 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 3 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 第 4 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 4 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 第 5 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 5 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 発表年月日 | 2007-03-08 |
| 資料番号 | VLD2006-120,ICD2006-211 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 548 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |